diff options
| author | Vincent Palatin <vpalatin@chromium.org> | 2014-11-20 15:24:51 -0800 |
|---|---|---|
| committer | chrome-internal-fetch <chrome-internal-fetch@google.com> | 2014-11-21 02:44:41 +0000 |
| commit | a58083c421e211dd5cdb1426056a9cf2486bde70 (patch) | |
| tree | 2a67848c4e53a97ce5a8c9697377a43d62ec5e33 | |
| parent | 7ac1e44477f547921d9f799d09a84b1d5c983f95 (diff) | |
| download | chrome-ec-a58083c421e211dd5cdb1426056a9cf2486bde70.tar.gz | |
cr50: update for 11/20 hardware release
The clock frequency has been update from 26 to 30 Mhz.
Update the register definitions.
Signed-off-by: Vincent Palatin <vpalatin@chromium.org>
BRANCH=none
BUG=none
TEST=make BOARD=cr50
load the software and see the console working.
Change-Id: I7ccb15491f582173d17739c93ea8c94b05925a6d
Reviewed-on: https://chromium-review.googlesource.com/231129
Reviewed-by: Bill Richardson <wfrichar@chromium.org>
Commit-Queue: Vincent Palatin <vpalatin@chromium.org>
Tested-by: Vincent Palatin <vpalatin@chromium.org>
| -rw-r--r-- | chip/g/gc_regdefs.h | 1314 | ||||
| -rw-r--r-- | chip/g/hwtimer.c | 2 | ||||
| -rw-r--r-- | chip/g/uart.c | 2 |
3 files changed, 673 insertions, 645 deletions
diff --git a/chip/g/gc_regdefs.h b/chip/g/gc_regdefs.h index 282bb8f2de..232e2b88f2 100644 --- a/chip/g/gc_regdefs.h +++ b/chip/g/gc_regdefs.h @@ -118,30 +118,34 @@ #define GC_PINMUX_SWDP0_TRACE_SEL 0x45 #define GC_PINMUX_SWDPDATA_SEL 0x20 #define GC_PINMUX_SWDPTRACE_SEL 0x1f -#define GC_PINMUX_UART0_CTS_SEL 0x47 -#define GC_PINMUX_UART0_RTS_SEL 0x48 -#define GC_PINMUX_UART0_RX_SEL 0x49 -#define GC_PINMUX_UART0_TX_SEL 0x4a -#define GC_PINMUX_UART1_CTS_SEL 0x4b -#define GC_PINMUX_UART1_RTS_SEL 0x4c -#define GC_PINMUX_UART1_RX_SEL 0x4d -#define GC_PINMUX_UART1_TX_SEL 0x4e -#define GC_PINMUX_UART2_CTS_SEL 0x4f -#define GC_PINMUX_UART2_RTS_SEL 0x50 -#define GC_PINMUX_UART2_RX_SEL 0x51 -#define GC_PINMUX_UART2_TX_SEL 0x52 -#define GC_PINMUX_USB0_EXT_DM_PULLUP_EN_SEL 0x53 -#define GC_PINMUX_USB0_EXT_DP_RPU1_ENB_SEL 0x54 -#define GC_PINMUX_USB0_EXT_DP_RPU2_ENB_SEL 0x55 -#define GC_PINMUX_USB0_EXT_FS_EDGE_SEL_SEL 0x56 -#define GC_PINMUX_USB0_EXT_RX_DMI_SEL 0x57 -#define GC_PINMUX_USB0_EXT_RX_DPI_SEL 0x58 -#define GC_PINMUX_USB0_EXT_RX_RCV_SEL 0x59 -#define GC_PINMUX_USB0_EXT_SUSPENDB_SEL 0x5a -#define GC_PINMUX_USB0_EXT_TX_DMO_SEL 0x5b -#define GC_PINMUX_USB0_EXT_TX_DPO_SEL 0x5c -#define GC_PINMUX_USB0_EXT_TX_OEB_SEL 0x5d -#define GC_PINMUX_XO0_TESTCLK_SEL 0x5e +#define GC_PINMUX_TEMP0_TST_ADC_CLK_SEL 0x47 +#define GC_PINMUX_TEMP0_TST_ADC_HI_SER_SEL 0x48 +#define GC_PINMUX_TEMP0_TST_ADC_LO_SER_SEL 0x49 +#define GC_PINMUX_TEMP0_TST_ADC_VLD_SER_SEL 0x4a +#define GC_PINMUX_UART0_CTS_SEL 0x4b +#define GC_PINMUX_UART0_RTS_SEL 0x4c +#define GC_PINMUX_UART0_RX_SEL 0x4d +#define GC_PINMUX_UART0_TX_SEL 0x4e +#define GC_PINMUX_UART1_CTS_SEL 0x4f +#define GC_PINMUX_UART1_RTS_SEL 0x50 +#define GC_PINMUX_UART1_RX_SEL 0x51 +#define GC_PINMUX_UART1_TX_SEL 0x52 +#define GC_PINMUX_UART2_CTS_SEL 0x53 +#define GC_PINMUX_UART2_RTS_SEL 0x54 +#define GC_PINMUX_UART2_RX_SEL 0x55 +#define GC_PINMUX_UART2_TX_SEL 0x56 +#define GC_PINMUX_USB0_EXT_DM_PULLUP_EN_SEL 0x57 +#define GC_PINMUX_USB0_EXT_DP_RPU1_ENB_SEL 0x58 +#define GC_PINMUX_USB0_EXT_DP_RPU2_ENB_SEL 0x59 +#define GC_PINMUX_USB0_EXT_FS_EDGE_SEL_SEL 0x5a +#define GC_PINMUX_USB0_EXT_RX_DMI_SEL 0x5b +#define GC_PINMUX_USB0_EXT_RX_DPI_SEL 0x5c +#define GC_PINMUX_USB0_EXT_RX_RCV_SEL 0x5d +#define GC_PINMUX_USB0_EXT_SUSPENDB_SEL 0x5e +#define GC_PINMUX_USB0_EXT_TX_DMO_SEL 0x5f +#define GC_PINMUX_USB0_EXT_TX_DPO_SEL 0x60 +#define GC_PINMUX_USB0_EXT_TX_OEB_SEL 0x61 +#define GC_PINMUX_XO0_TESTCLK_SEL 0x62 #define GC_EXCEPTNUM_RESET 0x1 #define GC_EXCEPTNUM_NMI 0x2 #define GC_EXCEPTNUM_HARDFAULT 0x3 @@ -2244,65 +2248,73 @@ #define GC_PINMUX_SWDP0_TRACE_SEL_DEFAULT 0x0 #define GC_PINMUX_SWDP0_TRACE2_SEL_OFFSET 0x264 #define GC_PINMUX_SWDP0_TRACE2_SEL_DEFAULT 0x0 -#define GC_PINMUX_UART0_CTS_SEL_OFFSET 0x268 +#define GC_PINMUX_TEMP0_TST_ADC_CLK_SEL_OFFSET 0x268 +#define GC_PINMUX_TEMP0_TST_ADC_CLK_SEL_DEFAULT 0x0 +#define GC_PINMUX_TEMP0_TST_ADC_HI_SER_SEL_OFFSET 0x26c +#define GC_PINMUX_TEMP0_TST_ADC_HI_SER_SEL_DEFAULT 0x0 +#define GC_PINMUX_TEMP0_TST_ADC_LO_SER_SEL_OFFSET 0x270 +#define GC_PINMUX_TEMP0_TST_ADC_LO_SER_SEL_DEFAULT 0x0 +#define GC_PINMUX_TEMP0_TST_ADC_VLD_SER_SEL_OFFSET 0x274 +#define GC_PINMUX_TEMP0_TST_ADC_VLD_SER_SEL_DEFAULT 0x0 +#define GC_PINMUX_UART0_CTS_SEL_OFFSET 0x278 #define GC_PINMUX_UART0_CTS_SEL_DEFAULT 0x0 -#define GC_PINMUX_UART0_RTS_SEL_OFFSET 0x26c +#define GC_PINMUX_UART0_RTS_SEL_OFFSET 0x27c #define GC_PINMUX_UART0_RTS_SEL_DEFAULT 0x0 -#define GC_PINMUX_UART0_RX_SEL_OFFSET 0x270 +#define GC_PINMUX_UART0_RX_SEL_OFFSET 0x280 #define GC_PINMUX_UART0_RX_SEL_DEFAULT 0x0 -#define GC_PINMUX_UART0_TX_SEL_OFFSET 0x274 +#define GC_PINMUX_UART0_TX_SEL_OFFSET 0x284 #define GC_PINMUX_UART0_TX_SEL_DEFAULT 0x0 -#define GC_PINMUX_UART1_CTS_SEL_OFFSET 0x278 +#define GC_PINMUX_UART1_CTS_SEL_OFFSET 0x288 #define GC_PINMUX_UART1_CTS_SEL_DEFAULT 0x0 -#define GC_PINMUX_UART1_RTS_SEL_OFFSET 0x27c +#define GC_PINMUX_UART1_RTS_SEL_OFFSET 0x28c #define GC_PINMUX_UART1_RTS_SEL_DEFAULT 0x0 -#define GC_PINMUX_UART1_RX_SEL_OFFSET 0x280 +#define GC_PINMUX_UART1_RX_SEL_OFFSET 0x290 #define GC_PINMUX_UART1_RX_SEL_DEFAULT 0x0 -#define GC_PINMUX_UART1_TX_SEL_OFFSET 0x284 +#define GC_PINMUX_UART1_TX_SEL_OFFSET 0x294 #define GC_PINMUX_UART1_TX_SEL_DEFAULT 0x0 -#define GC_PINMUX_UART2_CTS_SEL_OFFSET 0x288 +#define GC_PINMUX_UART2_CTS_SEL_OFFSET 0x298 #define GC_PINMUX_UART2_CTS_SEL_DEFAULT 0x0 -#define GC_PINMUX_UART2_RTS_SEL_OFFSET 0x28c +#define GC_PINMUX_UART2_RTS_SEL_OFFSET 0x29c #define GC_PINMUX_UART2_RTS_SEL_DEFAULT 0x0 -#define GC_PINMUX_UART2_RX_SEL_OFFSET 0x290 +#define GC_PINMUX_UART2_RX_SEL_OFFSET 0x2a0 #define GC_PINMUX_UART2_RX_SEL_DEFAULT 0x0 -#define GC_PINMUX_UART2_TX_SEL_OFFSET 0x294 +#define GC_PINMUX_UART2_TX_SEL_OFFSET 0x2a4 #define GC_PINMUX_UART2_TX_SEL_DEFAULT 0x0 -#define GC_PINMUX_USB0_EXT_DM_PULLUP_EN_SEL_OFFSET 0x298 +#define GC_PINMUX_USB0_EXT_DM_PULLUP_EN_SEL_OFFSET 0x2a8 #define GC_PINMUX_USB0_EXT_DM_PULLUP_EN_SEL_DEFAULT 0x0 -#define GC_PINMUX_USB0_EXT_DP_RPU1_ENB_SEL_OFFSET 0x29c +#define GC_PINMUX_USB0_EXT_DP_RPU1_ENB_SEL_OFFSET 0x2ac #define GC_PINMUX_USB0_EXT_DP_RPU1_ENB_SEL_DEFAULT 0x0 -#define GC_PINMUX_USB0_EXT_DP_RPU2_ENB_SEL_OFFSET 0x2a0 +#define GC_PINMUX_USB0_EXT_DP_RPU2_ENB_SEL_OFFSET 0x2b0 #define GC_PINMUX_USB0_EXT_DP_RPU2_ENB_SEL_DEFAULT 0x0 -#define GC_PINMUX_USB0_EXT_FS_EDGE_SEL_SEL_OFFSET 0x2a4 +#define GC_PINMUX_USB0_EXT_FS_EDGE_SEL_SEL_OFFSET 0x2b4 #define GC_PINMUX_USB0_EXT_FS_EDGE_SEL_SEL_DEFAULT 0x0 -#define GC_PINMUX_USB0_EXT_RX_DMI_SEL_OFFSET 0x2a8 +#define GC_PINMUX_USB0_EXT_RX_DMI_SEL_OFFSET 0x2b8 #define GC_PINMUX_USB0_EXT_RX_DMI_SEL_DEFAULT 0x0 -#define GC_PINMUX_USB0_EXT_RX_DPI_SEL_OFFSET 0x2ac +#define GC_PINMUX_USB0_EXT_RX_DPI_SEL_OFFSET 0x2bc #define GC_PINMUX_USB0_EXT_RX_DPI_SEL_DEFAULT 0x0 -#define GC_PINMUX_USB0_EXT_RX_RCV_SEL_OFFSET 0x2b0 +#define GC_PINMUX_USB0_EXT_RX_RCV_SEL_OFFSET 0x2c0 #define GC_PINMUX_USB0_EXT_RX_RCV_SEL_DEFAULT 0x0 -#define GC_PINMUX_USB0_EXT_SUSPENDB_SEL_OFFSET 0x2b4 +#define GC_PINMUX_USB0_EXT_SUSPENDB_SEL_OFFSET 0x2c4 #define GC_PINMUX_USB0_EXT_SUSPENDB_SEL_DEFAULT 0x0 -#define GC_PINMUX_USB0_EXT_TX_DMO_SEL_OFFSET 0x2b8 +#define GC_PINMUX_USB0_EXT_TX_DMO_SEL_OFFSET 0x2c8 #define GC_PINMUX_USB0_EXT_TX_DMO_SEL_DEFAULT 0x0 -#define GC_PINMUX_USB0_EXT_TX_DPO_SEL_OFFSET 0x2bc +#define GC_PINMUX_USB0_EXT_TX_DPO_SEL_OFFSET 0x2cc #define GC_PINMUX_USB0_EXT_TX_DPO_SEL_DEFAULT 0x0 -#define GC_PINMUX_USB0_EXT_TX_OEB_SEL_OFFSET 0x2c0 +#define GC_PINMUX_USB0_EXT_TX_OEB_SEL_OFFSET 0x2d0 #define GC_PINMUX_USB0_EXT_TX_OEB_SEL_DEFAULT 0x0 -#define GC_PINMUX_XO0_TESTCLK_SEL_OFFSET 0x2c4 +#define GC_PINMUX_XO0_TESTCLK_SEL_OFFSET 0x2d4 #define GC_PINMUX_XO0_TESTCLK_SEL_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_OFFSET 0x2c8 +#define GC_PINMUX_EXITEN0_OFFSET 0x2d8 #define GC_PINMUX_EXITEN0_DEFAULT 0x0 -#define GC_PINMUX_EXITEN1_OFFSET 0x2cc +#define GC_PINMUX_EXITEN1_OFFSET 0x2dc #define GC_PINMUX_EXITEN1_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_OFFSET 0x2d0 +#define GC_PINMUX_EXITEDGE0_OFFSET 0x2e0 #define GC_PINMUX_EXITEDGE0_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE1_OFFSET 0x2d4 +#define GC_PINMUX_EXITEDGE1_OFFSET 0x2e4 #define GC_PINMUX_EXITEDGE1_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_OFFSET 0x2d8 +#define GC_PINMUX_EXITINV0_OFFSET 0x2e8 #define GC_PINMUX_EXITINV0_DEFAULT 0x0 -#define GC_PINMUX_EXITINV1_OFFSET 0x2dc +#define GC_PINMUX_EXITINV1_OFFSET 0x2ec #define GC_PINMUX_EXITINV1_DEFAULT 0x0 #define GC_PMU_RESET_OFFSET 0x0 #define GC_PMU_RESET_DEFAULT 0x3 @@ -2340,161 +2352,165 @@ #define GC_PMU_DAP_UNLOCK_KEY 0xb4502f2f #define GC_PMU_NAP_EN_OFFSET 0x40 #define GC_PMU_NAP_EN_DEFAULT 0x0 -#define GC_PMUSETRTC_OFFSET 0x44 +#define GC_PMUSETMODEL_FPGA_OFFSET 0x44 +#define GC_PMUSETMODEL_FPGA_DEFAULT 0x0 +#define GC_PMUCLRMODEL_FPGA_OFFSET 0x48 +#define GC_PMUCLRMODEL_FPGA_DEFAULT 0x0 +#define GC_PMUSETRTC_OFFSET 0x4c #define GC_PMUSETRTC_DEFAULT 0x0 -#define GC_PMUCLRRTC_OFFSET 0x48 +#define GC_PMUCLRRTC_OFFSET 0x50 #define GC_PMUCLRRTC_DEFAULT 0x0 -#define GC_PMU_VREF_OFFSET 0x4c +#define GC_PMU_VREF_OFFSET 0x54 #define GC_PMU_VREF_DEFAULT 0xffff88 -#define GC_PMU_VREFCMP_OFFSET 0x50 +#define GC_PMU_VREFCMP_OFFSET 0x58 #define GC_PMU_VREFCMP_DEFAULT 0x0 -#define GC_PMU_RBIAS_OFFSET 0x54 +#define GC_PMU_RBIAS_OFFSET 0x5c #define GC_PMU_RBIAS_DEFAULT 0x0 -#define GC_PMU_RBIASLO_OFFSET 0x58 +#define GC_PMU_RBIASLO_OFFSET 0x60 #define GC_PMU_RBIASLO_DEFAULT 0x0 -#define GC_PMU_RBIASHI_OFFSET 0x5c +#define GC_PMU_RBIASHI_OFFSET 0x64 #define GC_PMU_RBIASHI_DEFAULT 0x0 -#define GC_PMU_SETHOLDVREF_OFFSET 0x60 +#define GC_PMU_SETHOLDVREF_OFFSET 0x68 #define GC_PMU_SETHOLDVREF_DEFAULT 0x0 -#define GC_PMU_CLRHOLDVREF_OFFSET 0x64 +#define GC_PMU_CLRHOLDVREF_OFFSET 0x6c #define GC_PMU_CLRHOLDVREF_DEFAULT 0x0 -#define GC_PMU_BAT_LVL_OK_OFFSET 0x68 +#define GC_PMU_BAT_LVL_OK_OFFSET 0x70 #define GC_PMU_BAT_LVL_OK_DEFAULT 0x0 -#define GC_PMU_EXITPD_HOLD_SET_OFFSET 0x6c +#define GC_PMU_EXITPD_HOLD_SET_OFFSET 0x74 #define GC_PMU_EXITPD_HOLD_SET_DEFAULT 0x0 -#define GC_PMU_EXITPD_HOLD_CLR_OFFSET 0x70 +#define GC_PMU_EXITPD_HOLD_CLR_OFFSET 0x78 #define GC_PMU_EXITPD_HOLD_CLR_DEFAULT 0x0 -#define GC_PMU_EXITPD_MASK_OFFSET 0x74 +#define GC_PMU_EXITPD_MASK_OFFSET 0x7c #define GC_PMU_EXITPD_MASK_DEFAULT 0x7 -#define GC_PMU_EXITPD_SRC_OFFSET 0x78 +#define GC_PMU_EXITPD_SRC_OFFSET 0x80 #define GC_PMU_EXITPD_SRC_DEFAULT 0x0 -#define GC_PMU_EXITPD_MON_OFFSET 0x7c +#define GC_PMU_EXITPD_MON_OFFSET 0x84 #define GC_PMU_EXITPD_MON_DEFAULT 0x0 -#define GC_PMU_OSC_HOLD_SET_OFFSET 0x80 +#define GC_PMU_OSC_HOLD_SET_OFFSET 0x88 #define GC_PMU_OSC_HOLD_SET_DEFAULT 0x0 -#define GC_PMU_OSC_HOLD_CLR_OFFSET 0x84 +#define GC_PMU_OSC_HOLD_CLR_OFFSET 0x8c #define GC_PMU_OSC_HOLD_CLR_DEFAULT 0x0 -#define GC_PMU_OSC_SELECT_OFFSET 0x88 +#define GC_PMU_OSC_SELECT_OFFSET 0x90 #define GC_PMU_OSC_SELECT_DEFAULT 0x3 #define GC_PMU_OSC_SELECT_XTL 0x0 #define GC_PMU_OSC_SELECT_RC_TRIM 0x2 #define GC_PMU_OSC_SELECT_RC 0x3 -#define GC_PMU_OSC_SELECT_STAT_OFFSET 0x8c +#define GC_PMU_OSC_SELECT_STAT_OFFSET 0x94 #define GC_PMU_OSC_SELECT_STAT_DEFAULT 0x3 #define GC_PMU_OSC_SELECT_STAT_XTL 0x0 #define GC_PMU_OSC_SELECT_STAT_RC_TRIM 0x2 #define GC_PMU_OSC_SELECT_STAT_RC 0x3 -#define GC_PMU_OSC_CTRL_OFFSET 0x90 +#define GC_PMU_OSC_CTRL_OFFSET 0x98 #define GC_PMU_OSC_CTRL_DEFAULT 0x3 -#define GC_PMU_MEMCLKSET_OFFSET 0x94 +#define GC_PMU_MEMCLKSET_OFFSET 0x9c #define GC_PMU_MEMCLKSET_DEFAULT 0x7f -#define GC_PMU_MEMCLKCLR_OFFSET 0x98 +#define GC_PMU_MEMCLKCLR_OFFSET 0xa0 #define GC_PMU_MEMCLKCLR_DEFAULT 0x7f -#define GC_PMU_PERICLKSET0_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_OFFSET 0xa4 #define GC_PMU_PERICLKSET0_DEFAULT 0x80001e08 -#define GC_PMU_PERICLKCLR0_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_OFFSET 0xa8 #define GC_PMU_PERICLKCLR0_DEFAULT 0x80001e08 -#define GC_PMU_PERICLKSET1_OFFSET 0xa4 +#define GC_PMU_PERICLKSET1_OFFSET 0xac #define GC_PMU_PERICLKSET1_DEFAULT 0x3 -#define GC_PMU_PERICLKCLR1_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR1_OFFSET 0xb0 #define GC_PMU_PERICLKCLR1_DEFAULT 0x3 -#define GC_PMU_PERIGATEONSLEEPSET0_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPSET0_DEFAULT 0xc0044e00 -#define GC_PMU_PERIGATEONSLEEPCLR0_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPCLR0_DEFAULT 0xc0044e00 -#define GC_PMU_PERIGATEONSLEEPSET1_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET1_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET1_DEFAULT 0x3 -#define GC_PMU_PERIGATEONSLEEPCLR1_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR1_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR1_DEFAULT 0x3 -#define GC_PMU_CLK0_OFFSET 0xbc +#define GC_PMU_CLK0_OFFSET 0xc4 #define GC_PMU_CLK0_DEFAULT 0x1f -#define GC_PMU_CLK1_OFFSET 0xc0 +#define GC_PMU_CLK1_OFFSET 0xc8 #define GC_PMU_CLK1_DEFAULT 0x1f -#define GC_PMU_RST0_OFFSET 0xc4 +#define GC_PMU_RST0_OFFSET 0xcc #define GC_PMU_RST0_DEFAULT 0x0 -#define GC_PMU_RST1_OFFSET 0xc8 +#define GC_PMU_RST1_OFFSET 0xd0 #define GC_PMU_RST1_DEFAULT 0x0 -#define GC_PMU_PWRDN_SCRATCH_HOLD_SET_OFFSET 0xcc +#define GC_PMU_PWRDN_SCRATCH_HOLD_SET_OFFSET 0xd4 #define GC_PMU_PWRDN_SCRATCH_HOLD_SET_DEFAULT 0x0 -#define GC_PMU_PWRDN_SCRATCH_HOLD_CLR_OFFSET 0xd0 +#define GC_PMU_PWRDN_SCRATCH_HOLD_CLR_OFFSET 0xd8 #define GC_PMU_PWRDN_SCRATCH_HOLD_CLR_DEFAULT 0x0 -#define GC_PMU_PWRDN_SCRATCH0_OFFSET 0xd4 +#define GC_PMU_PWRDN_SCRATCH0_OFFSET 0xdc #define GC_PMU_PWRDN_SCRATCH0_DEFAULT 0x0 -#define GC_PMU_PWRDN_SCRATCH1_OFFSET 0xd8 +#define GC_PMU_PWRDN_SCRATCH1_OFFSET 0xe0 #define GC_PMU_PWRDN_SCRATCH1_DEFAULT 0x0 -#define GC_PMU_PWRDN_SCRATCH2_OFFSET 0xdc +#define GC_PMU_PWRDN_SCRATCH2_OFFSET 0xe4 #define GC_PMU_PWRDN_SCRATCH2_DEFAULT 0x0 -#define GC_PMU_PWRDN_SCRATCH3_OFFSET 0xe0 +#define GC_PMU_PWRDN_SCRATCH3_OFFSET 0xe8 #define GC_PMU_PWRDN_SCRATCH3_DEFAULT 0x0 -#define GC_PMU_FUSE_EN_SET_OFFSET 0xe4 +#define GC_PMU_FUSE_EN_SET_OFFSET 0xec #define GC_PMU_FUSE_EN_SET_DEFAULT 0x0 -#define GC_PMU_FUSE_EN_CLR_OFFSET 0xe8 +#define GC_PMU_FUSE_EN_CLR_OFFSET 0xf0 #define GC_PMU_FUSE_EN_CLR_DEFAULT 0x0 -#define GC_PMU_FUSE_START_OFFSET 0xec +#define GC_PMU_FUSE_START_OFFSET 0xf4 #define GC_PMU_FUSE_START_DEFAULT 0x0 #define GC_PMU_FUSE_START_KEY 0x11de784a -#define GC_PMU_FUSE_CTRL_OFFSET 0xf0 +#define GC_PMU_FUSE_CTRL_OFFSET 0xf8 #define GC_PMU_FUSE_CTRL_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_DEV_UID0_OFFSET 0xf4 +#define GC_PMU_FUSE_WR_DEV_UID0_OFFSET 0xfc #define GC_PMU_FUSE_WR_DEV_UID0_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_DEV_UID1_OFFSET 0xf8 +#define GC_PMU_FUSE_WR_DEV_UID1_OFFSET 0x100 #define GC_PMU_FUSE_WR_DEV_UID1_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_ID_OFFSET 0xfc +#define GC_PMU_FUSE_WR_ID_OFFSET 0x104 #define GC_PMU_FUSE_WR_ID_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_RC_OSC_26MHZ_OFFSET 0x100 +#define GC_PMU_FUSE_WR_RC_OSC_26MHZ_OFFSET 0x108 #define GC_PMU_FUSE_WR_RC_OSC_26MHZ_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_RC_OSC_32KHZ_OFFSET 0x104 +#define GC_PMU_FUSE_WR_RC_OSC_32KHZ_OFFSET 0x10c #define GC_PMU_FUSE_WR_RC_OSC_32KHZ_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_XTL_OSC_26MHZ_OFFSET 0x108 +#define GC_PMU_FUSE_WR_XTL_OSC_26MHZ_OFFSET 0x110 #define GC_PMU_FUSE_WR_XTL_OSC_26MHZ_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_LOCK_OFFSET 0x10c +#define GC_PMU_FUSE_WR_LOCK_OFFSET 0x114 #define GC_PMU_FUSE_WR_LOCK_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_RSRV1_OFFSET 0x110 +#define GC_PMU_FUSE_WR_RSRV1_OFFSET 0x118 #define GC_PMU_FUSE_WR_RSRV1_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_RSRV2_OFFSET 0x114 +#define GC_PMU_FUSE_WR_RSRV2_OFFSET 0x11c #define GC_PMU_FUSE_WR_RSRV2_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_RSRV3_OFFSET 0x118 +#define GC_PMU_FUSE_WR_RSRV3_OFFSET 0x120 #define GC_PMU_FUSE_WR_RSRV3_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_RSRV4_OFFSET 0x11c +#define GC_PMU_FUSE_WR_RSRV4_OFFSET 0x124 #define GC_PMU_FUSE_WR_RSRV4_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_RSRV5_OFFSET 0x120 +#define GC_PMU_FUSE_WR_RSRV5_OFFSET 0x128 #define GC_PMU_FUSE_WR_RSRV5_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_DEV_UID0_OFFSET 0x124 +#define GC_PMU_FUSE_RD_DEV_UID0_OFFSET 0x12c #define GC_PMU_FUSE_RD_DEV_UID0_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_DEV_UID1_OFFSET 0x128 +#define GC_PMU_FUSE_RD_DEV_UID1_OFFSET 0x130 #define GC_PMU_FUSE_RD_DEV_UID1_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_ID_OFFSET 0x12c +#define GC_PMU_FUSE_RD_ID_OFFSET 0x134 #define GC_PMU_FUSE_RD_ID_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_RC_OSC_26MHZ_OFFSET 0x130 +#define GC_PMU_FUSE_RD_RC_OSC_26MHZ_OFFSET 0x138 #define GC_PMU_FUSE_RD_RC_OSC_26MHZ_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_RC_OSC_32KHZ_OFFSET 0x134 +#define GC_PMU_FUSE_RD_RC_OSC_32KHZ_OFFSET 0x13c #define GC_PMU_FUSE_RD_RC_OSC_32KHZ_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_XTL_OSC_26MHZ_OFFSET 0x138 +#define GC_PMU_FUSE_RD_XTL_OSC_26MHZ_OFFSET 0x140 #define GC_PMU_FUSE_RD_XTL_OSC_26MHZ_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_LOCK_OFFSET 0x13c +#define GC_PMU_FUSE_RD_LOCK_OFFSET 0x144 #define GC_PMU_FUSE_RD_LOCK_DEFAULT 0x2 -#define GC_PMU_FUSE_RD_RSRV1_OFFSET 0x140 +#define GC_PMU_FUSE_RD_RSRV1_OFFSET 0x148 #define GC_PMU_FUSE_RD_RSRV1_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_RSRV2_OFFSET 0x144 +#define GC_PMU_FUSE_RD_RSRV2_OFFSET 0x14c #define GC_PMU_FUSE_RD_RSRV2_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_RSRV3_OFFSET 0x148 +#define GC_PMU_FUSE_RD_RSRV3_OFFSET 0x150 #define GC_PMU_FUSE_RD_RSRV3_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_RSRV4_OFFSET 0x14c +#define GC_PMU_FUSE_RD_RSRV4_OFFSET 0x154 #define GC_PMU_FUSE_RD_RSRV4_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_RSRV5_OFFSET 0x150 +#define GC_PMU_FUSE_RD_RSRV5_OFFSET 0x158 #define GC_PMU_FUSE_RD_RSRV5_DEFAULT 0x0 -#define GC_PMU_FUSE_TIMING_OFFSET 0x154 +#define GC_PMU_FUSE_TIMING_OFFSET 0x15c #define GC_PMU_FUSE_TIMING_DEFAULT 0x8007d -#define GC_PMU_FUSE_OVRD_EN_OFFSET 0x158 +#define GC_PMU_FUSE_OVRD_EN_OFFSET 0x160 #define GC_PMU_FUSE_OVRD_EN_DEFAULT 0x0 #define GC_PMU_FUSE_OVRD_EN_KEY 0x1084210 -#define GC_PMU_FUSE_OVRD_OFFSET 0x15c +#define GC_PMU_FUSE_OVRD_OFFSET 0x164 #define GC_PMU_FUSE_OVRD_DEFAULT 0x1 -#define GC_PMU_FUSE_DBG_OFFSET 0x160 +#define GC_PMU_FUSE_DBG_OFFSET 0x168 #define GC_PMU_FUSE_DBG_DEFAULT 0x0 -#define GC_PMU_ICTRL_OFFSET 0x164 +#define GC_PMU_ICTRL_OFFSET 0x16c #define GC_PMU_ICTRL_DEFAULT 0x0 -#define GC_PMU_ISTAT_OFFSET 0x168 +#define GC_PMU_ISTAT_OFFSET 0x170 #define GC_PMU_ISTAT_DEFAULT 0x0 #define GC_PMU_ITCR_OFFSET 0xf00 #define GC_PMU_ITCR_DEFAULT 0x0 @@ -2518,8 +2534,10 @@ #define GC_PMU_TESTBUS_CTRL_DEFAULT 0x0 #define GC_PMU_CHIP_ID_OFFSET 0x1fff8 #define GC_PMU_CHIP_ID_DEFAULT 0x1485694d -#define GC_PMU_VERSION_OFFSET 0x1fffc -#define GC_PMU_VERSION_DEFAULT 0xc00bccd +#define GC_PMU_BUILD_REV_OFFSET 0x1fffc +#define GC_PMU_BUILD_REV_DEFAULT 0x8695470 +#define GC_PMU_VERSION_OFFSET 0x20000 +#define GC_PMU_VERSION_DEFAULT 0xd00c034 #define GC_RBOX_OVERRIDE_OFFSET 0x0 #define GC_RBOX_OVERRIDE_DEFAULT 0x0 #define GC_RBOX_OVERRIDE_VALUES_OFFSET 0x4 @@ -2766,17 +2784,17 @@ #define GC_SWDP_HEADER_MD5SUM_OFFSET 0x28 #define GC_SWDP_HEADER_MD5SUM_DEFAULT 0x0 #define GC_SWDP_P4_LAST_SYNC_OFFSET 0x2c -#define GC_SWDP_P4_LAST_SYNC_DEFAULT 0xbf00 +#define GC_SWDP_P4_LAST_SYNC_DEFAULT 0xc064 #define GC_SWDP_BUILD_DATE_OFFSET 0x30 -#define GC_SWDP_BUILD_DATE_DEFAULT 0x133543d +#define GC_SWDP_BUILD_DATE_DEFAULT 0x1335440 #define GC_SWDP_BUILD_TIME_OFFSET 0x34 -#define GC_SWDP_BUILD_TIME_DEFAULT 0xd89b +#define GC_SWDP_BUILD_TIME_DEFAULT 0xf3d6 #define GC_SWDP_A1_DIO8_OFFSET 0x38 #define GC_SWDP_A1_DIO8_DEFAULT 0x0 #define GC_SWDP_A1_CHANNEL_SEL_OFFSET 0x3c #define GC_SWDP_A1_CHANNEL_SEL_DEFAULT 0x0 #define GC_TEMP_VERSION_OFFSET 0x0 -#define GC_TEMP_VERSION_DEFAULT 0xb00be76 +#define GC_TEMP_VERSION_DEFAULT 0xc00bfd4 #define GC_TEMP_ADC_INT_ENABLE_OFFSET 0x4 #define GC_TEMP_ADC_INT_ENABLE_DEFAULT 0x0 #define GC_TEMP_ADC_INT_STATE_OFFSET 0x8 @@ -6692,527 +6710,527 @@ #define GC_PINMUX_EXITEN0_DIOM0_MASK 0x1 #define GC_PINMUX_EXITEN0_DIOM0_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOM0_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOM0_OFFSET 0x2c8 +#define GC_PINMUX_EXITEN0_DIOM0_OFFSET 0x2d8 #define GC_PINMUX_EXITEN0_DIOM1_LSB 0x1 #define GC_PINMUX_EXITEN0_DIOM1_MASK 0x2 #define GC_PINMUX_EXITEN0_DIOM1_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOM1_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOM1_OFFSET 0x2c8 +#define GC_PINMUX_EXITEN0_DIOM1_OFFSET 0x2d8 #define GC_PINMUX_EXITEN0_DIOM2_LSB 0x2 #define GC_PINMUX_EXITEN0_DIOM2_MASK 0x4 #define GC_PINMUX_EXITEN0_DIOM2_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOM2_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOM2_OFFSET 0x2c8 +#define GC_PINMUX_EXITEN0_DIOM2_OFFSET 0x2d8 #define GC_PINMUX_EXITEN0_DIOM3_LSB 0x3 #define GC_PINMUX_EXITEN0_DIOM3_MASK 0x8 #define GC_PINMUX_EXITEN0_DIOM3_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOM3_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOM3_OFFSET 0x2c8 +#define GC_PINMUX_EXITEN0_DIOM3_OFFSET 0x2d8 #define GC_PINMUX_EXITEN0_DIOM4_LSB 0x4 #define GC_PINMUX_EXITEN0_DIOM4_MASK 0x10 #define GC_PINMUX_EXITEN0_DIOM4_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOM4_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOM4_OFFSET 0x2c8 +#define GC_PINMUX_EXITEN0_DIOM4_OFFSET 0x2d8 #define GC_PINMUX_EXITEN0_DIOA0_LSB 0x5 #define GC_PINMUX_EXITEN0_DIOA0_MASK 0x20 #define GC_PINMUX_EXITEN0_DIOA0_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOA0_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOA0_OFFSET 0x2c8 +#define GC_PINMUX_EXITEN0_DIOA0_OFFSET 0x2d8 #define GC_PINMUX_EXITEN0_DIOA1_LSB 0x6 #define GC_PINMUX_EXITEN0_DIOA1_MASK 0x40 #define GC_PINMUX_EXITEN0_DIOA1_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOA1_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOA1_OFFSET 0x2c8 +#define GC_PINMUX_EXITEN0_DIOA1_OFFSET 0x2d8 #define GC_PINMUX_EXITEN0_DIOA2_LSB 0x7 #define GC_PINMUX_EXITEN0_DIOA2_MASK 0x80 #define GC_PINMUX_EXITEN0_DIOA2_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOA2_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOA2_OFFSET 0x2c8 +#define GC_PINMUX_EXITEN0_DIOA2_OFFSET 0x2d8 #define GC_PINMUX_EXITEN0_DIOA3_LSB 0x8 #define GC_PINMUX_EXITEN0_DIOA3_MASK 0x100 #define GC_PINMUX_EXITEN0_DIOA3_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOA3_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOA3_OFFSET 0x2c8 +#define GC_PINMUX_EXITEN0_DIOA3_OFFSET 0x2d8 #define GC_PINMUX_EXITEN0_DIOA4_LSB 0x9 #define GC_PINMUX_EXITEN0_DIOA4_MASK 0x200 #define GC_PINMUX_EXITEN0_DIOA4_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOA4_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOA4_OFFSET 0x2c8 +#define GC_PINMUX_EXITEN0_DIOA4_OFFSET 0x2d8 #define GC_PINMUX_EXITEN0_DIOA5_LSB 0xa #define GC_PINMUX_EXITEN0_DIOA5_MASK 0x400 #define GC_PINMUX_EXITEN0_DIOA5_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOA5_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOA5_OFFSET 0x2c8 +#define GC_PINMUX_EXITEN0_DIOA5_OFFSET 0x2d8 #define GC_PINMUX_EXITEN0_DIOA6_LSB 0xb #define GC_PINMUX_EXITEN0_DIOA6_MASK 0x800 #define GC_PINMUX_EXITEN0_DIOA6_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOA6_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOA6_OFFSET 0x2c8 +#define GC_PINMUX_EXITEN0_DIOA6_OFFSET 0x2d8 #define GC_PINMUX_EXITEN0_DIOA7_LSB 0xc #define GC_PINMUX_EXITEN0_DIOA7_MASK 0x1000 #define GC_PINMUX_EXITEN0_DIOA7_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOA7_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOA7_OFFSET 0x2c8 +#define GC_PINMUX_EXITEN0_DIOA7_OFFSET 0x2d8 #define GC_PINMUX_EXITEN0_DIOA8_LSB 0xd #define GC_PINMUX_EXITEN0_DIOA8_MASK 0x2000 #define GC_PINMUX_EXITEN0_DIOA8_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOA8_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOA8_OFFSET 0x2c8 +#define GC_PINMUX_EXITEN0_DIOA8_OFFSET 0x2d8 #define GC_PINMUX_EXITEN0_DIOA9_LSB 0xe #define GC_PINMUX_EXITEN0_DIOA9_MASK 0x4000 #define GC_PINMUX_EXITEN0_DIOA9_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOA9_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOA9_OFFSET 0x2c8 +#define GC_PINMUX_EXITEN0_DIOA9_OFFSET 0x2d8 #define GC_PINMUX_EXITEN0_DIOA10_LSB 0xf #define GC_PINMUX_EXITEN0_DIOA10_MASK 0x8000 #define GC_PINMUX_EXITEN0_DIOA10_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOA10_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOA10_OFFSET 0x2c8 +#define GC_PINMUX_EXITEN0_DIOA10_OFFSET 0x2d8 #define GC_PINMUX_EXITEN0_DIOA11_LSB 0x10 #define GC_PINMUX_EXITEN0_DIOA11_MASK 0x10000 #define GC_PINMUX_EXITEN0_DIOA11_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOA11_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOA11_OFFSET 0x2c8 +#define GC_PINMUX_EXITEN0_DIOA11_OFFSET 0x2d8 #define GC_PINMUX_EXITEN0_DIOA12_LSB 0x11 #define GC_PINMUX_EXITEN0_DIOA12_MASK 0x20000 #define GC_PINMUX_EXITEN0_DIOA12_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOA12_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOA12_OFFSET 0x2c8 +#define GC_PINMUX_EXITEN0_DIOA12_OFFSET 0x2d8 #define GC_PINMUX_EXITEN0_DIOA13_LSB 0x12 #define GC_PINMUX_EXITEN0_DIOA13_MASK 0x40000 #define GC_PINMUX_EXITEN0_DIOA13_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOA13_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOA13_OFFSET 0x2c8 +#define GC_PINMUX_EXITEN0_DIOA13_OFFSET 0x2d8 #define GC_PINMUX_EXITEN0_DIOA14_LSB 0x13 #define GC_PINMUX_EXITEN0_DIOA14_MASK 0x80000 #define GC_PINMUX_EXITEN0_DIOA14_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOA14_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOA14_OFFSET 0x2c8 +#define GC_PINMUX_EXITEN0_DIOA14_OFFSET 0x2d8 #define GC_PINMUX_EXITEN0_DIOB0_LSB 0x14 #define GC_PINMUX_EXITEN0_DIOB0_MASK 0x100000 #define GC_PINMUX_EXITEN0_DIOB0_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOB0_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOB0_OFFSET 0x2c8 +#define GC_PINMUX_EXITEN0_DIOB0_OFFSET 0x2d8 #define GC_PINMUX_EXITEN0_DIOB1_LSB 0x15 #define GC_PINMUX_EXITEN0_DIOB1_MASK 0x200000 #define GC_PINMUX_EXITEN0_DIOB1_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOB1_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOB1_OFFSET 0x2c8 +#define GC_PINMUX_EXITEN0_DIOB1_OFFSET 0x2d8 #define GC_PINMUX_EXITEN0_DIOB2_LSB 0x16 #define GC_PINMUX_EXITEN0_DIOB2_MASK 0x400000 #define GC_PINMUX_EXITEN0_DIOB2_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOB2_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOB2_OFFSET 0x2c8 +#define GC_PINMUX_EXITEN0_DIOB2_OFFSET 0x2d8 #define GC_PINMUX_EXITEN0_DIOB3_LSB 0x17 #define GC_PINMUX_EXITEN0_DIOB3_MASK 0x800000 #define GC_PINMUX_EXITEN0_DIOB3_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOB3_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOB3_OFFSET 0x2c8 +#define GC_PINMUX_EXITEN0_DIOB3_OFFSET 0x2d8 #define GC_PINMUX_EXITEN0_DIOB4_LSB 0x18 #define GC_PINMUX_EXITEN0_DIOB4_MASK 0x1000000 #define GC_PINMUX_EXITEN0_DIOB4_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOB4_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOB4_OFFSET 0x2c8 +#define GC_PINMUX_EXITEN0_DIOB4_OFFSET 0x2d8 #define GC_PINMUX_EXITEN0_DIOB5_LSB 0x19 #define GC_PINMUX_EXITEN0_DIOB5_MASK 0x2000000 #define GC_PINMUX_EXITEN0_DIOB5_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOB5_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOB5_OFFSET 0x2c8 +#define GC_PINMUX_EXITEN0_DIOB5_OFFSET 0x2d8 #define GC_PINMUX_EXITEN0_DIOB6_LSB 0x1a #define GC_PINMUX_EXITEN0_DIOB6_MASK 0x4000000 #define GC_PINMUX_EXITEN0_DIOB6_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOB6_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOB6_OFFSET 0x2c8 +#define GC_PINMUX_EXITEN0_DIOB6_OFFSET 0x2d8 #define GC_PINMUX_EXITEN0_DIOB7_LSB 0x1b #define GC_PINMUX_EXITEN0_DIOB7_MASK 0x8000000 #define GC_PINMUX_EXITEN0_DIOB7_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOB7_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOB7_OFFSET 0x2c8 +#define GC_PINMUX_EXITEN0_DIOB7_OFFSET 0x2d8 #define GC_PINMUX_EXITEN0_DIOB8_LSB 0x1c #define GC_PINMUX_EXITEN0_DIOB8_MASK 0x10000000 #define GC_PINMUX_EXITEN0_DIOB8_SIZE 0x1 #define GC_PINMUX_EXITEN0_DIOB8_DEFAULT 0x0 -#define GC_PINMUX_EXITEN0_DIOB8_OFFSET 0x2c8 +#define GC_PINMUX_EXITEN0_DIOB8_OFFSET 0x2d8 #define GC_PINMUX_EXITEN1_RTCXOP_LSB 0xc #define GC_PINMUX_EXITEN1_RTCXOP_MASK 0x1000 #define GC_PINMUX_EXITEN1_RTCXOP_SIZE 0x1 #define GC_PINMUX_EXITEN1_RTCXOP_DEFAULT 0x0 -#define GC_PINMUX_EXITEN1_RTCXOP_OFFSET 0x2cc +#define GC_PINMUX_EXITEN1_RTCXOP_OFFSET 0x2dc #define GC_PINMUX_EXITEN1_SWDPTRACE_LSB 0xd #define GC_PINMUX_EXITEN1_SWDPTRACE_MASK 0x2000 #define GC_PINMUX_EXITEN1_SWDPTRACE_SIZE 0x1 #define GC_PINMUX_EXITEN1_SWDPTRACE_DEFAULT 0x0 -#define GC_PINMUX_EXITEN1_SWDPTRACE_OFFSET 0x2cc +#define GC_PINMUX_EXITEN1_SWDPTRACE_OFFSET 0x2dc #define GC_PINMUX_EXITEN1_SWDPDATA_LSB 0xe #define GC_PINMUX_EXITEN1_SWDPDATA_MASK 0x4000 #define GC_PINMUX_EXITEN1_SWDPDATA_SIZE 0x1 #define GC_PINMUX_EXITEN1_SWDPDATA_DEFAULT 0x0 -#define GC_PINMUX_EXITEN1_SWDPDATA_OFFSET 0x2cc +#define GC_PINMUX_EXITEN1_SWDPDATA_OFFSET 0x2dc #define GC_PINMUX_EXITEN1_VIO0_LSB 0x12 #define GC_PINMUX_EXITEN1_VIO0_MASK 0x40000 #define GC_PINMUX_EXITEN1_VIO0_SIZE 0x1 #define GC_PINMUX_EXITEN1_VIO0_DEFAULT 0x0 -#define GC_PINMUX_EXITEN1_VIO0_OFFSET 0x2cc +#define GC_PINMUX_EXITEN1_VIO0_OFFSET 0x2dc #define GC_PINMUX_EXITEN1_VIO1_LSB 0x13 #define GC_PINMUX_EXITEN1_VIO1_MASK 0x80000 #define GC_PINMUX_EXITEN1_VIO1_SIZE 0x1 #define GC_PINMUX_EXITEN1_VIO1_DEFAULT 0x0 -#define GC_PINMUX_EXITEN1_VIO1_OFFSET 0x2cc +#define GC_PINMUX_EXITEN1_VIO1_OFFSET 0x2dc #define GC_PINMUX_EXITEN1_TDO_LSB 0x17 #define GC_PINMUX_EXITEN1_TDO_MASK 0x800000 #define GC_PINMUX_EXITEN1_TDO_SIZE 0x1 #define GC_PINMUX_EXITEN1_TDO_DEFAULT 0x0 -#define GC_PINMUX_EXITEN1_TDO_OFFSET 0x2cc +#define GC_PINMUX_EXITEN1_TDO_OFFSET 0x2dc #define GC_PINMUX_EXITEDGE0_DIOM0_LSB 0x0 #define GC_PINMUX_EXITEDGE0_DIOM0_MASK 0x1 #define GC_PINMUX_EXITEDGE0_DIOM0_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOM0_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOM0_OFFSET 0x2d0 +#define GC_PINMUX_EXITEDGE0_DIOM0_OFFSET 0x2e0 #define GC_PINMUX_EXITEDGE0_DIOM1_LSB 0x1 #define GC_PINMUX_EXITEDGE0_DIOM1_MASK 0x2 #define GC_PINMUX_EXITEDGE0_DIOM1_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOM1_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOM1_OFFSET 0x2d0 +#define GC_PINMUX_EXITEDGE0_DIOM1_OFFSET 0x2e0 #define GC_PINMUX_EXITEDGE0_DIOM2_LSB 0x2 #define GC_PINMUX_EXITEDGE0_DIOM2_MASK 0x4 #define GC_PINMUX_EXITEDGE0_DIOM2_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOM2_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOM2_OFFSET 0x2d0 +#define GC_PINMUX_EXITEDGE0_DIOM2_OFFSET 0x2e0 #define GC_PINMUX_EXITEDGE0_DIOM3_LSB 0x3 #define GC_PINMUX_EXITEDGE0_DIOM3_MASK 0x8 #define GC_PINMUX_EXITEDGE0_DIOM3_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOM3_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOM3_OFFSET 0x2d0 +#define GC_PINMUX_EXITEDGE0_DIOM3_OFFSET 0x2e0 #define GC_PINMUX_EXITEDGE0_DIOM4_LSB 0x4 #define GC_PINMUX_EXITEDGE0_DIOM4_MASK 0x10 #define GC_PINMUX_EXITEDGE0_DIOM4_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOM4_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOM4_OFFSET 0x2d0 +#define GC_PINMUX_EXITEDGE0_DIOM4_OFFSET 0x2e0 #define GC_PINMUX_EXITEDGE0_DIOA0_LSB 0x5 #define GC_PINMUX_EXITEDGE0_DIOA0_MASK 0x20 #define GC_PINMUX_EXITEDGE0_DIOA0_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOA0_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOA0_OFFSET 0x2d0 +#define GC_PINMUX_EXITEDGE0_DIOA0_OFFSET 0x2e0 #define GC_PINMUX_EXITEDGE0_DIOA1_LSB 0x6 #define GC_PINMUX_EXITEDGE0_DIOA1_MASK 0x40 #define GC_PINMUX_EXITEDGE0_DIOA1_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOA1_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOA1_OFFSET 0x2d0 +#define GC_PINMUX_EXITEDGE0_DIOA1_OFFSET 0x2e0 #define GC_PINMUX_EXITEDGE0_DIOA2_LSB 0x7 #define GC_PINMUX_EXITEDGE0_DIOA2_MASK 0x80 #define GC_PINMUX_EXITEDGE0_DIOA2_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOA2_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOA2_OFFSET 0x2d0 +#define GC_PINMUX_EXITEDGE0_DIOA2_OFFSET 0x2e0 #define GC_PINMUX_EXITEDGE0_DIOA3_LSB 0x8 #define GC_PINMUX_EXITEDGE0_DIOA3_MASK 0x100 #define GC_PINMUX_EXITEDGE0_DIOA3_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOA3_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOA3_OFFSET 0x2d0 +#define GC_PINMUX_EXITEDGE0_DIOA3_OFFSET 0x2e0 #define GC_PINMUX_EXITEDGE0_DIOA4_LSB 0x9 #define GC_PINMUX_EXITEDGE0_DIOA4_MASK 0x200 #define GC_PINMUX_EXITEDGE0_DIOA4_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOA4_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOA4_OFFSET 0x2d0 +#define GC_PINMUX_EXITEDGE0_DIOA4_OFFSET 0x2e0 #define GC_PINMUX_EXITEDGE0_DIOA5_LSB 0xa #define GC_PINMUX_EXITEDGE0_DIOA5_MASK 0x400 #define GC_PINMUX_EXITEDGE0_DIOA5_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOA5_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOA5_OFFSET 0x2d0 +#define GC_PINMUX_EXITEDGE0_DIOA5_OFFSET 0x2e0 #define GC_PINMUX_EXITEDGE0_DIOA6_LSB 0xb #define GC_PINMUX_EXITEDGE0_DIOA6_MASK 0x800 #define GC_PINMUX_EXITEDGE0_DIOA6_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOA6_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOA6_OFFSET 0x2d0 +#define GC_PINMUX_EXITEDGE0_DIOA6_OFFSET 0x2e0 #define GC_PINMUX_EXITEDGE0_DIOA7_LSB 0xc #define GC_PINMUX_EXITEDGE0_DIOA7_MASK 0x1000 #define GC_PINMUX_EXITEDGE0_DIOA7_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOA7_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOA7_OFFSET 0x2d0 +#define GC_PINMUX_EXITEDGE0_DIOA7_OFFSET 0x2e0 #define GC_PINMUX_EXITEDGE0_DIOA8_LSB 0xd #define GC_PINMUX_EXITEDGE0_DIOA8_MASK 0x2000 #define GC_PINMUX_EXITEDGE0_DIOA8_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOA8_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOA8_OFFSET 0x2d0 +#define GC_PINMUX_EXITEDGE0_DIOA8_OFFSET 0x2e0 #define GC_PINMUX_EXITEDGE0_DIOA9_LSB 0xe #define GC_PINMUX_EXITEDGE0_DIOA9_MASK 0x4000 #define GC_PINMUX_EXITEDGE0_DIOA9_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOA9_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOA9_OFFSET 0x2d0 +#define GC_PINMUX_EXITEDGE0_DIOA9_OFFSET 0x2e0 #define GC_PINMUX_EXITEDGE0_DIOA10_LSB 0xf #define GC_PINMUX_EXITEDGE0_DIOA10_MASK 0x8000 #define GC_PINMUX_EXITEDGE0_DIOA10_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOA10_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOA10_OFFSET 0x2d0 +#define GC_PINMUX_EXITEDGE0_DIOA10_OFFSET 0x2e0 #define GC_PINMUX_EXITEDGE0_DIOA11_LSB 0x10 #define GC_PINMUX_EXITEDGE0_DIOA11_MASK 0x10000 #define GC_PINMUX_EXITEDGE0_DIOA11_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOA11_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOA11_OFFSET 0x2d0 +#define GC_PINMUX_EXITEDGE0_DIOA11_OFFSET 0x2e0 #define GC_PINMUX_EXITEDGE0_DIOA12_LSB 0x11 #define GC_PINMUX_EXITEDGE0_DIOA12_MASK 0x20000 #define GC_PINMUX_EXITEDGE0_DIOA12_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOA12_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOA12_OFFSET 0x2d0 +#define GC_PINMUX_EXITEDGE0_DIOA12_OFFSET 0x2e0 #define GC_PINMUX_EXITEDGE0_DIOA13_LSB 0x12 #define GC_PINMUX_EXITEDGE0_DIOA13_MASK 0x40000 #define GC_PINMUX_EXITEDGE0_DIOA13_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOA13_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOA13_OFFSET 0x2d0 +#define GC_PINMUX_EXITEDGE0_DIOA13_OFFSET 0x2e0 #define GC_PINMUX_EXITEDGE0_DIOA14_LSB 0x13 #define GC_PINMUX_EXITEDGE0_DIOA14_MASK 0x80000 #define GC_PINMUX_EXITEDGE0_DIOA14_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOA14_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOA14_OFFSET 0x2d0 +#define GC_PINMUX_EXITEDGE0_DIOA14_OFFSET 0x2e0 #define GC_PINMUX_EXITEDGE0_DIOB0_LSB 0x14 #define GC_PINMUX_EXITEDGE0_DIOB0_MASK 0x100000 #define GC_PINMUX_EXITEDGE0_DIOB0_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOB0_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOB0_OFFSET 0x2d0 +#define GC_PINMUX_EXITEDGE0_DIOB0_OFFSET 0x2e0 #define GC_PINMUX_EXITEDGE0_DIOB1_LSB 0x15 #define GC_PINMUX_EXITEDGE0_DIOB1_MASK 0x200000 #define GC_PINMUX_EXITEDGE0_DIOB1_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOB1_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOB1_OFFSET 0x2d0 +#define GC_PINMUX_EXITEDGE0_DIOB1_OFFSET 0x2e0 #define GC_PINMUX_EXITEDGE0_DIOB2_LSB 0x16 #define GC_PINMUX_EXITEDGE0_DIOB2_MASK 0x400000 #define GC_PINMUX_EXITEDGE0_DIOB2_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOB2_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOB2_OFFSET 0x2d0 +#define GC_PINMUX_EXITEDGE0_DIOB2_OFFSET 0x2e0 #define GC_PINMUX_EXITEDGE0_DIOB3_LSB 0x17 #define GC_PINMUX_EXITEDGE0_DIOB3_MASK 0x800000 #define GC_PINMUX_EXITEDGE0_DIOB3_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOB3_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOB3_OFFSET 0x2d0 +#define GC_PINMUX_EXITEDGE0_DIOB3_OFFSET 0x2e0 #define GC_PINMUX_EXITEDGE0_DIOB4_LSB 0x18 #define GC_PINMUX_EXITEDGE0_DIOB4_MASK 0x1000000 #define GC_PINMUX_EXITEDGE0_DIOB4_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOB4_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOB4_OFFSET 0x2d0 +#define GC_PINMUX_EXITEDGE0_DIOB4_OFFSET 0x2e0 #define GC_PINMUX_EXITEDGE0_DIOB5_LSB 0x19 #define GC_PINMUX_EXITEDGE0_DIOB5_MASK 0x2000000 #define GC_PINMUX_EXITEDGE0_DIOB5_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOB5_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOB5_OFFSET 0x2d0 +#define GC_PINMUX_EXITEDGE0_DIOB5_OFFSET 0x2e0 #define GC_PINMUX_EXITEDGE0_DIOB6_LSB 0x1a #define GC_PINMUX_EXITEDGE0_DIOB6_MASK 0x4000000 #define GC_PINMUX_EXITEDGE0_DIOB6_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOB6_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOB6_OFFSET 0x2d0 +#define GC_PINMUX_EXITEDGE0_DIOB6_OFFSET 0x2e0 #define GC_PINMUX_EXITEDGE0_DIOB7_LSB 0x1b #define GC_PINMUX_EXITEDGE0_DIOB7_MASK 0x8000000 #define GC_PINMUX_EXITEDGE0_DIOB7_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOB7_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOB7_OFFSET 0x2d0 +#define GC_PINMUX_EXITEDGE0_DIOB7_OFFSET 0x2e0 #define GC_PINMUX_EXITEDGE0_DIOB8_LSB 0x1c #define GC_PINMUX_EXITEDGE0_DIOB8_MASK 0x10000000 #define GC_PINMUX_EXITEDGE0_DIOB8_SIZE 0x1 #define GC_PINMUX_EXITEDGE0_DIOB8_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE0_DIOB8_OFFSET 0x2d0 +#define GC_PINMUX_EXITEDGE0_DIOB8_OFFSET 0x2e0 #define GC_PINMUX_EXITEDGE1_RTCXOP_LSB 0xc #define GC_PINMUX_EXITEDGE1_RTCXOP_MASK 0x1000 #define GC_PINMUX_EXITEDGE1_RTCXOP_SIZE 0x1 #define GC_PINMUX_EXITEDGE1_RTCXOP_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE1_RTCXOP_OFFSET 0x2d4 +#define GC_PINMUX_EXITEDGE1_RTCXOP_OFFSET 0x2e4 #define GC_PINMUX_EXITEDGE1_SWDPTRACE_LSB 0xd #define GC_PINMUX_EXITEDGE1_SWDPTRACE_MASK 0x2000 #define GC_PINMUX_EXITEDGE1_SWDPTRACE_SIZE 0x1 #define GC_PINMUX_EXITEDGE1_SWDPTRACE_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE1_SWDPTRACE_OFFSET 0x2d4 +#define GC_PINMUX_EXITEDGE1_SWDPTRACE_OFFSET 0x2e4 #define GC_PINMUX_EXITEDGE1_SWDPDATA_LSB 0xe #define GC_PINMUX_EXITEDGE1_SWDPDATA_MASK 0x4000 #define GC_PINMUX_EXITEDGE1_SWDPDATA_SIZE 0x1 #define GC_PINMUX_EXITEDGE1_SWDPDATA_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE1_SWDPDATA_OFFSET 0x2d4 +#define GC_PINMUX_EXITEDGE1_SWDPDATA_OFFSET 0x2e4 #define GC_PINMUX_EXITEDGE1_VIO0_LSB 0x12 #define GC_PINMUX_EXITEDGE1_VIO0_MASK 0x40000 #define GC_PINMUX_EXITEDGE1_VIO0_SIZE 0x1 #define GC_PINMUX_EXITEDGE1_VIO0_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE1_VIO0_OFFSET 0x2d4 +#define GC_PINMUX_EXITEDGE1_VIO0_OFFSET 0x2e4 #define GC_PINMUX_EXITEDGE1_VIO1_LSB 0x13 #define GC_PINMUX_EXITEDGE1_VIO1_MASK 0x80000 #define GC_PINMUX_EXITEDGE1_VIO1_SIZE 0x1 #define GC_PINMUX_EXITEDGE1_VIO1_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE1_VIO1_OFFSET 0x2d4 +#define GC_PINMUX_EXITEDGE1_VIO1_OFFSET 0x2e4 #define GC_PINMUX_EXITEDGE1_TDO_LSB 0x17 #define GC_PINMUX_EXITEDGE1_TDO_MASK 0x800000 #define GC_PINMUX_EXITEDGE1_TDO_SIZE 0x1 #define GC_PINMUX_EXITEDGE1_TDO_DEFAULT 0x0 -#define GC_PINMUX_EXITEDGE1_TDO_OFFSET 0x2d4 +#define GC_PINMUX_EXITEDGE1_TDO_OFFSET 0x2e4 #define GC_PINMUX_EXITINV0_DIOM0_LSB 0x0 #define GC_PINMUX_EXITINV0_DIOM0_MASK 0x1 #define GC_PINMUX_EXITINV0_DIOM0_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOM0_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOM0_OFFSET 0x2d8 +#define GC_PINMUX_EXITINV0_DIOM0_OFFSET 0x2e8 #define GC_PINMUX_EXITINV0_DIOM1_LSB 0x1 #define GC_PINMUX_EXITINV0_DIOM1_MASK 0x2 #define GC_PINMUX_EXITINV0_DIOM1_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOM1_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOM1_OFFSET 0x2d8 +#define GC_PINMUX_EXITINV0_DIOM1_OFFSET 0x2e8 #define GC_PINMUX_EXITINV0_DIOM2_LSB 0x2 #define GC_PINMUX_EXITINV0_DIOM2_MASK 0x4 #define GC_PINMUX_EXITINV0_DIOM2_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOM2_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOM2_OFFSET 0x2d8 +#define GC_PINMUX_EXITINV0_DIOM2_OFFSET 0x2e8 #define GC_PINMUX_EXITINV0_DIOM3_LSB 0x3 #define GC_PINMUX_EXITINV0_DIOM3_MASK 0x8 #define GC_PINMUX_EXITINV0_DIOM3_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOM3_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOM3_OFFSET 0x2d8 +#define GC_PINMUX_EXITINV0_DIOM3_OFFSET 0x2e8 #define GC_PINMUX_EXITINV0_DIOM4_LSB 0x4 #define GC_PINMUX_EXITINV0_DIOM4_MASK 0x10 #define GC_PINMUX_EXITINV0_DIOM4_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOM4_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOM4_OFFSET 0x2d8 +#define GC_PINMUX_EXITINV0_DIOM4_OFFSET 0x2e8 #define GC_PINMUX_EXITINV0_DIOA0_LSB 0x5 #define GC_PINMUX_EXITINV0_DIOA0_MASK 0x20 #define GC_PINMUX_EXITINV0_DIOA0_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOA0_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOA0_OFFSET 0x2d8 +#define GC_PINMUX_EXITINV0_DIOA0_OFFSET 0x2e8 #define GC_PINMUX_EXITINV0_DIOA1_LSB 0x6 #define GC_PINMUX_EXITINV0_DIOA1_MASK 0x40 #define GC_PINMUX_EXITINV0_DIOA1_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOA1_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOA1_OFFSET 0x2d8 +#define GC_PINMUX_EXITINV0_DIOA1_OFFSET 0x2e8 #define GC_PINMUX_EXITINV0_DIOA2_LSB 0x7 #define GC_PINMUX_EXITINV0_DIOA2_MASK 0x80 #define GC_PINMUX_EXITINV0_DIOA2_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOA2_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOA2_OFFSET 0x2d8 +#define GC_PINMUX_EXITINV0_DIOA2_OFFSET 0x2e8 #define GC_PINMUX_EXITINV0_DIOA3_LSB 0x8 #define GC_PINMUX_EXITINV0_DIOA3_MASK 0x100 #define GC_PINMUX_EXITINV0_DIOA3_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOA3_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOA3_OFFSET 0x2d8 +#define GC_PINMUX_EXITINV0_DIOA3_OFFSET 0x2e8 #define GC_PINMUX_EXITINV0_DIOA4_LSB 0x9 #define GC_PINMUX_EXITINV0_DIOA4_MASK 0x200 #define GC_PINMUX_EXITINV0_DIOA4_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOA4_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOA4_OFFSET 0x2d8 +#define GC_PINMUX_EXITINV0_DIOA4_OFFSET 0x2e8 #define GC_PINMUX_EXITINV0_DIOA5_LSB 0xa #define GC_PINMUX_EXITINV0_DIOA5_MASK 0x400 #define GC_PINMUX_EXITINV0_DIOA5_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOA5_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOA5_OFFSET 0x2d8 +#define GC_PINMUX_EXITINV0_DIOA5_OFFSET 0x2e8 #define GC_PINMUX_EXITINV0_DIOA6_LSB 0xb #define GC_PINMUX_EXITINV0_DIOA6_MASK 0x800 #define GC_PINMUX_EXITINV0_DIOA6_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOA6_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOA6_OFFSET 0x2d8 +#define GC_PINMUX_EXITINV0_DIOA6_OFFSET 0x2e8 #define GC_PINMUX_EXITINV0_DIOA7_LSB 0xc #define GC_PINMUX_EXITINV0_DIOA7_MASK 0x1000 #define GC_PINMUX_EXITINV0_DIOA7_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOA7_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOA7_OFFSET 0x2d8 +#define GC_PINMUX_EXITINV0_DIOA7_OFFSET 0x2e8 #define GC_PINMUX_EXITINV0_DIOA8_LSB 0xd #define GC_PINMUX_EXITINV0_DIOA8_MASK 0x2000 #define GC_PINMUX_EXITINV0_DIOA8_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOA8_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOA8_OFFSET 0x2d8 +#define GC_PINMUX_EXITINV0_DIOA8_OFFSET 0x2e8 #define GC_PINMUX_EXITINV0_DIOA9_LSB 0xe #define GC_PINMUX_EXITINV0_DIOA9_MASK 0x4000 #define GC_PINMUX_EXITINV0_DIOA9_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOA9_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOA9_OFFSET 0x2d8 +#define GC_PINMUX_EXITINV0_DIOA9_OFFSET 0x2e8 #define GC_PINMUX_EXITINV0_DIOA10_LSB 0xf #define GC_PINMUX_EXITINV0_DIOA10_MASK 0x8000 #define GC_PINMUX_EXITINV0_DIOA10_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOA10_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOA10_OFFSET 0x2d8 +#define GC_PINMUX_EXITINV0_DIOA10_OFFSET 0x2e8 #define GC_PINMUX_EXITINV0_DIOA11_LSB 0x10 #define GC_PINMUX_EXITINV0_DIOA11_MASK 0x10000 #define GC_PINMUX_EXITINV0_DIOA11_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOA11_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOA11_OFFSET 0x2d8 +#define GC_PINMUX_EXITINV0_DIOA11_OFFSET 0x2e8 #define GC_PINMUX_EXITINV0_DIOA12_LSB 0x11 #define GC_PINMUX_EXITINV0_DIOA12_MASK 0x20000 #define GC_PINMUX_EXITINV0_DIOA12_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOA12_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOA12_OFFSET 0x2d8 +#define GC_PINMUX_EXITINV0_DIOA12_OFFSET 0x2e8 #define GC_PINMUX_EXITINV0_DIOA13_LSB 0x12 #define GC_PINMUX_EXITINV0_DIOA13_MASK 0x40000 #define GC_PINMUX_EXITINV0_DIOA13_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOA13_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOA13_OFFSET 0x2d8 +#define GC_PINMUX_EXITINV0_DIOA13_OFFSET 0x2e8 #define GC_PINMUX_EXITINV0_DIOA14_LSB 0x13 #define GC_PINMUX_EXITINV0_DIOA14_MASK 0x80000 #define GC_PINMUX_EXITINV0_DIOA14_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOA14_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOA14_OFFSET 0x2d8 +#define GC_PINMUX_EXITINV0_DIOA14_OFFSET 0x2e8 #define GC_PINMUX_EXITINV0_DIOB0_LSB 0x14 #define GC_PINMUX_EXITINV0_DIOB0_MASK 0x100000 #define GC_PINMUX_EXITINV0_DIOB0_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOB0_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOB0_OFFSET 0x2d8 +#define GC_PINMUX_EXITINV0_DIOB0_OFFSET 0x2e8 #define GC_PINMUX_EXITINV0_DIOB1_LSB 0x15 #define GC_PINMUX_EXITINV0_DIOB1_MASK 0x200000 #define GC_PINMUX_EXITINV0_DIOB1_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOB1_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOB1_OFFSET 0x2d8 +#define GC_PINMUX_EXITINV0_DIOB1_OFFSET 0x2e8 #define GC_PINMUX_EXITINV0_DIOB2_LSB 0x16 #define GC_PINMUX_EXITINV0_DIOB2_MASK 0x400000 #define GC_PINMUX_EXITINV0_DIOB2_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOB2_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOB2_OFFSET 0x2d8 +#define GC_PINMUX_EXITINV0_DIOB2_OFFSET 0x2e8 #define GC_PINMUX_EXITINV0_DIOB3_LSB 0x17 #define GC_PINMUX_EXITINV0_DIOB3_MASK 0x800000 #define GC_PINMUX_EXITINV0_DIOB3_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOB3_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOB3_OFFSET 0x2d8 +#define GC_PINMUX_EXITINV0_DIOB3_OFFSET 0x2e8 #define GC_PINMUX_EXITINV0_DIOB4_LSB 0x18 #define GC_PINMUX_EXITINV0_DIOB4_MASK 0x1000000 #define GC_PINMUX_EXITINV0_DIOB4_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOB4_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOB4_OFFSET 0x2d8 +#define GC_PINMUX_EXITINV0_DIOB4_OFFSET 0x2e8 #define GC_PINMUX_EXITINV0_DIOB5_LSB 0x19 #define GC_PINMUX_EXITINV0_DIOB5_MASK 0x2000000 #define GC_PINMUX_EXITINV0_DIOB5_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOB5_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOB5_OFFSET 0x2d8 +#define GC_PINMUX_EXITINV0_DIOB5_OFFSET 0x2e8 #define GC_PINMUX_EXITINV0_DIOB6_LSB 0x1a #define GC_PINMUX_EXITINV0_DIOB6_MASK 0x4000000 #define GC_PINMUX_EXITINV0_DIOB6_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOB6_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOB6_OFFSET 0x2d8 +#define GC_PINMUX_EXITINV0_DIOB6_OFFSET 0x2e8 #define GC_PINMUX_EXITINV0_DIOB7_LSB 0x1b #define GC_PINMUX_EXITINV0_DIOB7_MASK 0x8000000 #define GC_PINMUX_EXITINV0_DIOB7_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOB7_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOB7_OFFSET 0x2d8 +#define GC_PINMUX_EXITINV0_DIOB7_OFFSET 0x2e8 #define GC_PINMUX_EXITINV0_DIOB8_LSB 0x1c #define GC_PINMUX_EXITINV0_DIOB8_MASK 0x10000000 #define GC_PINMUX_EXITINV0_DIOB8_SIZE 0x1 #define GC_PINMUX_EXITINV0_DIOB8_DEFAULT 0x0 -#define GC_PINMUX_EXITINV0_DIOB8_OFFSET 0x2d8 +#define GC_PINMUX_EXITINV0_DIOB8_OFFSET 0x2e8 #define GC_PINMUX_EXITINV1_RTCXOP_LSB 0xc #define GC_PINMUX_EXITINV1_RTCXOP_MASK 0x1000 #define GC_PINMUX_EXITINV1_RTCXOP_SIZE 0x1 #define GC_PINMUX_EXITINV1_RTCXOP_DEFAULT 0x0 -#define GC_PINMUX_EXITINV1_RTCXOP_OFFSET 0x2dc +#define GC_PINMUX_EXITINV1_RTCXOP_OFFSET 0x2ec #define GC_PINMUX_EXITINV1_SWDPTRACE_LSB 0xd #define GC_PINMUX_EXITINV1_SWDPTRACE_MASK 0x2000 #define GC_PINMUX_EXITINV1_SWDPTRACE_SIZE 0x1 #define GC_PINMUX_EXITINV1_SWDPTRACE_DEFAULT 0x0 -#define GC_PINMUX_EXITINV1_SWDPTRACE_OFFSET 0x2dc +#define GC_PINMUX_EXITINV1_SWDPTRACE_OFFSET 0x2ec #define GC_PINMUX_EXITINV1_SWDPDATA_LSB 0xe #define GC_PINMUX_EXITINV1_SWDPDATA_MASK 0x4000 #define GC_PINMUX_EXITINV1_SWDPDATA_SIZE 0x1 #define GC_PINMUX_EXITINV1_SWDPDATA_DEFAULT 0x0 -#define GC_PINMUX_EXITINV1_SWDPDATA_OFFSET 0x2dc +#define GC_PINMUX_EXITINV1_SWDPDATA_OFFSET 0x2ec #define GC_PINMUX_EXITINV1_VIO0_LSB 0x12 #define GC_PINMUX_EXITINV1_VIO0_MASK 0x40000 #define GC_PINMUX_EXITINV1_VIO0_SIZE 0x1 #define GC_PINMUX_EXITINV1_VIO0_DEFAULT 0x0 -#define GC_PINMUX_EXITINV1_VIO0_OFFSET 0x2dc +#define GC_PINMUX_EXITINV1_VIO0_OFFSET 0x2ec #define GC_PINMUX_EXITINV1_VIO1_LSB 0x13 #define GC_PINMUX_EXITINV1_VIO1_MASK 0x80000 #define GC_PINMUX_EXITINV1_VIO1_SIZE 0x1 #define GC_PINMUX_EXITINV1_VIO1_DEFAULT 0x0 -#define GC_PINMUX_EXITINV1_VIO1_OFFSET 0x2dc +#define GC_PINMUX_EXITINV1_VIO1_OFFSET 0x2ec #define GC_PINMUX_EXITINV1_TDO_LSB 0x17 #define GC_PINMUX_EXITINV1_TDO_MASK 0x800000 #define GC_PINMUX_EXITINV1_TDO_SIZE 0x1 #define GC_PINMUX_EXITINV1_TDO_DEFAULT 0x0 -#define GC_PINMUX_EXITINV1_TDO_OFFSET 0x2dc +#define GC_PINMUX_EXITINV1_TDO_OFFSET 0x2ec #define GC_PMU_RESET_PORESETB1_LSB 0x0 #define GC_PMU_RESET_PORESETB1_MASK 0x1 #define GC_PMU_RESET_PORESETB1_SIZE 0x1 @@ -7588,61 +7606,71 @@ #define GC_PMU_EXCLUSIVE_PROC0_SIZE 0x1 #define GC_PMU_EXCLUSIVE_PROC0_DEFAULT 0x0 #define GC_PMU_EXCLUSIVE_PROC0_OFFSET 0x2c +#define GC_PMUSETMODEL_FPGA_TRNG_LDO_PDB_3P3_LSB 0x0 +#define GC_PMUSETMODEL_FPGA_TRNG_LDO_PDB_3P3_MASK 0x1 +#define GC_PMUSETMODEL_FPGA_TRNG_LDO_PDB_3P3_SIZE 0x1 +#define GC_PMUSETMODEL_FPGA_TRNG_LDO_PDB_3P3_DEFAULT 0x0 +#define GC_PMUSETMODEL_FPGA_TRNG_LDO_PDB_3P3_OFFSET 0x44 +#define GC_PMUCLRMODEL_FPGA_TRNG_LDO_PDB_3P3_LSB 0x0 +#define GC_PMUCLRMODEL_FPGA_TRNG_LDO_PDB_3P3_MASK 0x1 +#define GC_PMUCLRMODEL_FPGA_TRNG_LDO_PDB_3P3_SIZE 0x1 +#define GC_PMUCLRMODEL_FPGA_TRNG_LDO_PDB_3P3_DEFAULT 0x0 +#define GC_PMUCLRMODEL_FPGA_TRNG_LDO_PDB_3P3_OFFSET 0x48 #define GC_PMUSETRTC_X_RTC_RC_PDB_3P3_LSB 0x0 #define GC_PMUSETRTC_X_RTC_RC_PDB_3P3_MASK 0x1 #define GC_PMUSETRTC_X_RTC_RC_PDB_3P3_SIZE 0x1 #define GC_PMUSETRTC_X_RTC_RC_PDB_3P3_DEFAULT 0x0 -#define GC_PMUSETRTC_X_RTC_RC_PDB_3P3_OFFSET 0x44 +#define GC_PMUSETRTC_X_RTC_RC_PDB_3P3_OFFSET 0x4c #define GC_PMUSETRTC_X_RTC_XTL_PDB_3P3_LSB 0x1 #define GC_PMUSETRTC_X_RTC_XTL_PDB_3P3_MASK 0x2 #define GC_PMUSETRTC_X_RTC_XTL_PDB_3P3_SIZE 0x1 #define GC_PMUSETRTC_X_RTC_XTL_PDB_3P3_DEFAULT 0x0 -#define GC_PMUSETRTC_X_RTC_XTL_PDB_3P3_OFFSET 0x44 +#define GC_PMUSETRTC_X_RTC_XTL_PDB_3P3_OFFSET 0x4c #define GC_PMUCLRRTC_X_RTC_RC_PDB_3P3_LSB 0x0 #define GC_PMUCLRRTC_X_RTC_RC_PDB_3P3_MASK 0x1 #define GC_PMUCLRRTC_X_RTC_RC_PDB_3P3_SIZE 0x1 #define GC_PMUCLRRTC_X_RTC_RC_PDB_3P3_DEFAULT 0x0 -#define GC_PMUCLRRTC_X_RTC_RC_PDB_3P3_OFFSET 0x48 +#define GC_PMUCLRRTC_X_RTC_RC_PDB_3P3_OFFSET 0x50 #define GC_PMUCLRRTC_X_RTC_XTL_PDB_3P3_LSB 0x1 #define GC_PMUCLRRTC_X_RTC_XTL_PDB_3P3_MASK 0x2 #define GC_PMUCLRRTC_X_RTC_XTL_PDB_3P3_SIZE 0x1 #define GC_PMUCLRRTC_X_RTC_XTL_PDB_3P3_DEFAULT 0x0 -#define GC_PMUCLRRTC_X_RTC_XTL_PDB_3P3_OFFSET 0x48 +#define GC_PMUCLRRTC_X_RTC_XTL_PDB_3P3_OFFSET 0x50 #define GC_PMU_VREF_REG_LSB 0x0 #define GC_PMU_VREF_REG_MASK 0xf #define GC_PMU_VREF_REG_SIZE 0x4 #define GC_PMU_VREF_REG_DEFAULT 0x8 -#define GC_PMU_VREF_REG_OFFSET 0x4c +#define GC_PMU_VREF_REG_OFFSET 0x54 #define GC_PMU_VREF_RET_LSB 0x4 #define GC_PMU_VREF_RET_MASK 0xf0 #define GC_PMU_VREF_RET_SIZE 0x4 #define GC_PMU_VREF_RET_DEFAULT 0x8 -#define GC_PMU_VREF_RET_OFFSET 0x4c +#define GC_PMU_VREF_RET_OFFSET 0x54 #define GC_PMU_VREF_RLDOCTRL_LSB 0x8 #define GC_PMU_VREF_RLDOCTRL_MASK 0xf00 #define GC_PMU_VREF_RLDOCTRL_SIZE 0x4 #define GC_PMU_VREF_RLDOCTRL_DEFAULT 0xf -#define GC_PMU_VREF_RLDOCTRL_OFFSET 0x4c +#define GC_PMU_VREF_RLDOCTRL_OFFSET 0x54 #define GC_PMU_VREF_RLDOLNA_LSB 0xc #define GC_PMU_VREF_RLDOLNA_MASK 0xf000 #define GC_PMU_VREF_RLDOLNA_SIZE 0x4 #define GC_PMU_VREF_RLDOLNA_DEFAULT 0xf -#define GC_PMU_VREF_RLDOLNA_OFFSET 0x4c +#define GC_PMU_VREF_RLDOLNA_OFFSET 0x54 #define GC_PMU_VREF_RLDOLO_LSB 0x10 #define GC_PMU_VREF_RLDOLO_MASK 0xf0000 #define GC_PMU_VREF_RLDOLO_SIZE 0x4 #define GC_PMU_VREF_RLDOLO_DEFAULT 0xf -#define GC_PMU_VREF_RLDOLO_OFFSET 0x4c +#define GC_PMU_VREF_RLDOLO_OFFSET 0x54 #define GC_PMU_VREF_LDOXO_LSB 0x14 #define GC_PMU_VREF_LDOXO_MASK 0xf00000 #define GC_PMU_VREF_LDOXO_SIZE 0x4 #define GC_PMU_VREF_LDOXO_DEFAULT 0xf -#define GC_PMU_VREF_LDOXO_OFFSET 0x4c +#define GC_PMU_VREF_LDOXO_OFFSET 0x54 #define GC_PMU_VREF_BATMON_LSB 0x18 #define GC_PMU_VREF_BATMON_MASK 0x7000000 #define GC_PMU_VREF_BATMON_SIZE 0x3 #define GC_PMU_VREF_BATMON_DEFAULT 0x0 -#define GC_PMU_VREF_BATMON_OFFSET 0x4c +#define GC_PMU_VREF_BATMON_OFFSET 0x54 #define GC_PMU_VREF_BATMON_V1P9 0x2 #define GC_PMU_VREF_BATMON_V1P8 0x1 #define GC_PMU_VREF_BATMON_V1P7 0x0 @@ -7655,1497 +7683,1497 @@ #define GC_PMU_VREFCMP_CMP1_MASK 0x1f #define GC_PMU_VREFCMP_CMP1_SIZE 0x5 #define GC_PMU_VREFCMP_CMP1_DEFAULT 0x0 -#define GC_PMU_VREFCMP_CMP1_OFFSET 0x50 +#define GC_PMU_VREFCMP_CMP1_OFFSET 0x58 #define GC_PMU_VREFCMP_CMP2_LSB 0x5 #define GC_PMU_VREFCMP_CMP2_MASK 0x3e0 #define GC_PMU_VREFCMP_CMP2_SIZE 0x5 #define GC_PMU_VREFCMP_CMP2_DEFAULT 0x0 -#define GC_PMU_VREFCMP_CMP2_OFFSET 0x50 +#define GC_PMU_VREFCMP_CMP2_OFFSET 0x58 #define GC_PMU_VREFCMP_VHYSTCMP1_LSB 0xa #define GC_PMU_VREFCMP_VHYSTCMP1_MASK 0x1c00 #define GC_PMU_VREFCMP_VHYSTCMP1_SIZE 0x3 #define GC_PMU_VREFCMP_VHYSTCMP1_DEFAULT 0x0 -#define GC_PMU_VREFCMP_VHYSTCMP1_OFFSET 0x50 +#define GC_PMU_VREFCMP_VHYSTCMP1_OFFSET 0x58 #define GC_PMU_VREFCMP_VHYSTCMP2_LSB 0xd #define GC_PMU_VREFCMP_VHYSTCMP2_MASK 0xe000 #define GC_PMU_VREFCMP_VHYSTCMP2_SIZE 0x3 #define GC_PMU_VREFCMP_VHYSTCMP2_DEFAULT 0x0 -#define GC_PMU_VREFCMP_VHYSTCMP2_OFFSET 0x50 +#define GC_PMU_VREFCMP_VHYSTCMP2_OFFSET 0x58 #define GC_PMU_RBIAS_CTRL_LSB 0x0 #define GC_PMU_RBIAS_CTRL_MASK 0xff #define GC_PMU_RBIAS_CTRL_SIZE 0x8 #define GC_PMU_RBIAS_CTRL_DEFAULT 0x0 -#define GC_PMU_RBIAS_CTRL_OFFSET 0x54 +#define GC_PMU_RBIAS_CTRL_OFFSET 0x5c #define GC_PMU_RBIASLO_TUNEIR10ADC_LSB 0x0 #define GC_PMU_RBIASLO_TUNEIR10ADC_MASK 0x3 #define GC_PMU_RBIASLO_TUNEIR10ADC_SIZE 0x2 #define GC_PMU_RBIASLO_TUNEIR10ADC_DEFAULT 0x0 -#define GC_PMU_RBIASLO_TUNEIR10ADC_OFFSET 0x58 +#define GC_PMU_RBIASLO_TUNEIR10ADC_OFFSET 0x60 #define GC_PMU_RBIASLO_TUNEIR10ADC2_LSB 0x2 #define GC_PMU_RBIASLO_TUNEIR10ADC2_MASK 0xc #define GC_PMU_RBIASLO_TUNEIR10ADC2_SIZE 0x2 #define GC_PMU_RBIASLO_TUNEIR10ADC2_DEFAULT 0x0 -#define GC_PMU_RBIASLO_TUNEIR10ADC2_OFFSET 0x58 +#define GC_PMU_RBIASLO_TUNEIR10ADC2_OFFSET 0x60 #define GC_PMU_RBIASLO_TUNEIR10ADC3_LSB 0x4 #define GC_PMU_RBIASLO_TUNEIR10ADC3_MASK 0x30 #define GC_PMU_RBIASLO_TUNEIR10ADC3_SIZE 0x2 #define GC_PMU_RBIASLO_TUNEIR10ADC3_DEFAULT 0x0 -#define GC_PMU_RBIASLO_TUNEIR10ADC3_OFFSET 0x58 +#define GC_PMU_RBIASLO_TUNEIR10ADC3_OFFSET 0x60 #define GC_PMU_RBIASLO_TUNEIR10XOPKDT_LSB 0x6 #define GC_PMU_RBIASLO_TUNEIR10XOPKDT_MASK 0xc0 #define GC_PMU_RBIASLO_TUNEIR10XOPKDT_SIZE 0x2 #define GC_PMU_RBIASLO_TUNEIR10XOPKDT_DEFAULT 0x0 -#define GC_PMU_RBIASLO_TUNEIR10XOPKDT_OFFSET 0x58 +#define GC_PMU_RBIASLO_TUNEIR10XOPKDT_OFFSET 0x60 #define GC_PMU_RBIASLO_TUNEIR10ADC4_LSB 0x8 #define GC_PMU_RBIASLO_TUNEIR10ADC4_MASK 0x300 #define GC_PMU_RBIASLO_TUNEIR10ADC4_SIZE 0x2 #define GC_PMU_RBIASLO_TUNEIR10ADC4_DEFAULT 0x0 -#define GC_PMU_RBIASLO_TUNEIR10ADC4_OFFSET 0x58 +#define GC_PMU_RBIASLO_TUNEIR10ADC4_OFFSET 0x60 #define GC_PMU_RBIASLO_TUNEIR10COMP_LSB 0xa #define GC_PMU_RBIASLO_TUNEIR10COMP_MASK 0xc00 #define GC_PMU_RBIASLO_TUNEIR10COMP_SIZE 0x2 #define GC_PMU_RBIASLO_TUNEIR10COMP_DEFAULT 0x0 -#define GC_PMU_RBIASLO_TUNEIR10COMP_OFFSET 0x58 +#define GC_PMU_RBIASLO_TUNEIR10COMP_OFFSET 0x60 #define GC_PMU_RBIASLO_TUNEIR10COMP2_LSB 0xc #define GC_PMU_RBIASLO_TUNEIR10COMP2_MASK 0x3000 #define GC_PMU_RBIASLO_TUNEIR10COMP2_SIZE 0x2 #define GC_PMU_RBIASLO_TUNEIR10COMP2_DEFAULT 0x0 -#define GC_PMU_RBIASLO_TUNEIR10COMP2_OFFSET 0x58 +#define GC_PMU_RBIASLO_TUNEIR10COMP2_OFFSET 0x60 #define GC_PMU_RBIASLO_TUNEIR10REGXO_LSB 0xe #define GC_PMU_RBIASLO_TUNEIR10REGXO_MASK 0xc000 #define GC_PMU_RBIASLO_TUNEIR10REGXO_SIZE 0x2 #define GC_PMU_RBIASLO_TUNEIR10REGXO_DEFAULT 0x0 -#define GC_PMU_RBIASLO_TUNEIR10REGXO_OFFSET 0x58 +#define GC_PMU_RBIASLO_TUNEIR10REGXO_OFFSET 0x60 #define GC_PMU_RBIASLO_TUNEIR10REGXOREF_LSB 0x10 #define GC_PMU_RBIASLO_TUNEIR10REGXOREF_MASK 0x30000 #define GC_PMU_RBIASLO_TUNEIR10REGXOREF_SIZE 0x2 #define GC_PMU_RBIASLO_TUNEIR10REGXOREF_DEFAULT 0x0 -#define GC_PMU_RBIASLO_TUNEIR10REGXOREF_OFFSET 0x58 +#define GC_PMU_RBIASLO_TUNEIR10REGXOREF_OFFSET 0x60 #define GC_PMU_RBIASLO_TUNEIR10REGSRAMRET_LSB 0x12 #define GC_PMU_RBIASLO_TUNEIR10REGSRAMRET_MASK 0xc0000 #define GC_PMU_RBIASLO_TUNEIR10REGSRAMRET_SIZE 0x2 #define GC_PMU_RBIASLO_TUNEIR10REGSRAMRET_DEFAULT 0x0 -#define GC_PMU_RBIASLO_TUNEIR10REGSRAMRET_OFFSET 0x58 +#define GC_PMU_RBIASLO_TUNEIR10REGSRAMRET_OFFSET 0x60 #define GC_PMU_RBIASLO_TUNEIR10REGSRAM_LSB 0x14 #define GC_PMU_RBIASLO_TUNEIR10REGSRAM_MASK 0x300000 #define GC_PMU_RBIASLO_TUNEIR10REGSRAM_SIZE 0x2 #define GC_PMU_RBIASLO_TUNEIR10REGSRAM_DEFAULT 0x0 -#define GC_PMU_RBIASLO_TUNEIR10REGSRAM_OFFSET 0x58 +#define GC_PMU_RBIASLO_TUNEIR10REGSRAM_OFFSET 0x60 #define GC_PMU_RBIASLO_TUNEIR10REGREF_LSB 0x16 #define GC_PMU_RBIASLO_TUNEIR10REGREF_MASK 0xc00000 #define GC_PMU_RBIASLO_TUNEIR10REGREF_SIZE 0x2 #define GC_PMU_RBIASLO_TUNEIR10REGREF_DEFAULT 0x0 -#define GC_PMU_RBIASLO_TUNEIR10REGREF_OFFSET 0x58 +#define GC_PMU_RBIASLO_TUNEIR10REGREF_OFFSET 0x60 #define GC_PMU_RBIASLO_TUNEIR10REGLOGRET_LSB 0x18 #define GC_PMU_RBIASLO_TUNEIR10REGLOGRET_MASK 0x3000000 #define GC_PMU_RBIASLO_TUNEIR10REGLOGRET_SIZE 0x2 #define GC_PMU_RBIASLO_TUNEIR10REGLOGRET_DEFAULT 0x0 -#define GC_PMU_RBIASLO_TUNEIR10REGLOGRET_OFFSET 0x58 +#define GC_PMU_RBIASLO_TUNEIR10REGLOGRET_OFFSET 0x60 #define GC_PMU_RBIASLO_TUNEIR10REGLOG_LSB 0x1a #define GC_PMU_RBIASLO_TUNEIR10REGLOG_MASK 0xc000000 #define GC_PMU_RBIASLO_TUNEIR10REGLOG_SIZE 0x2 #define GC_PMU_RBIASLO_TUNEIR10REGLOG_DEFAULT 0x0 -#define GC_PMU_RBIASLO_TUNEIR10REGLOG_OFFSET 0x58 +#define GC_PMU_RBIASLO_TUNEIR10REGLOG_OFFSET 0x60 #define GC_PMU_RBIASLO_TUNEIR10REGLNAREF_LSB 0x1c #define GC_PMU_RBIASLO_TUNEIR10REGLNAREF_MASK 0x30000000 #define GC_PMU_RBIASLO_TUNEIR10REGLNAREF_SIZE 0x2 #define GC_PMU_RBIASLO_TUNEIR10REGLNAREF_DEFAULT 0x0 -#define GC_PMU_RBIASLO_TUNEIR10REGLNAREF_OFFSET 0x58 +#define GC_PMU_RBIASLO_TUNEIR10REGLNAREF_OFFSET 0x60 #define GC_PMU_RBIASLO_TUNEIR10REGLNA_LSB 0x1e #define GC_PMU_RBIASLO_TUNEIR10REGLNA_MASK 0xc0000000 #define GC_PMU_RBIASLO_TUNEIR10REGLNA_SIZE 0x2 #define GC_PMU_RBIASLO_TUNEIR10REGLNA_DEFAULT 0x0 -#define GC_PMU_RBIASLO_TUNEIR10REGLNA_OFFSET 0x58 +#define GC_PMU_RBIASLO_TUNEIR10REGLNA_OFFSET 0x60 #define GC_PMU_RBIASHI_TUNEIR10REGLOREF_LSB 0x0 #define GC_PMU_RBIASHI_TUNEIR10REGLOREF_MASK 0x3 #define GC_PMU_RBIASHI_TUNEIR10REGLOREF_SIZE 0x2 #define GC_PMU_RBIASHI_TUNEIR10REGLOREF_DEFAULT 0x0 -#define GC_PMU_RBIASHI_TUNEIR10REGLOREF_OFFSET 0x5c +#define GC_PMU_RBIASHI_TUNEIR10REGLOREF_OFFSET 0x64 #define GC_PMU_RBIASHI_TUNEIR10REGLO_LSB 0x2 #define GC_PMU_RBIASHI_TUNEIR10REGLO_MASK 0xc #define GC_PMU_RBIASHI_TUNEIR10REGLO_SIZE 0x2 #define GC_PMU_RBIASHI_TUNEIR10REGLO_DEFAULT 0x0 -#define GC_PMU_RBIASHI_TUNEIR10REGLO_OFFSET 0x5c +#define GC_PMU_RBIASHI_TUNEIR10REGLO_OFFSET 0x64 #define GC_PMU_RBIASHI_TUNEIR10REGAREF_LSB 0x4 #define GC_PMU_RBIASHI_TUNEIR10REGAREF_MASK 0x30 #define GC_PMU_RBIASHI_TUNEIR10REGAREF_SIZE 0x2 #define GC_PMU_RBIASHI_TUNEIR10REGAREF_DEFAULT 0x0 -#define GC_PMU_RBIASHI_TUNEIR10REGAREF_OFFSET 0x5c +#define GC_PMU_RBIASHI_TUNEIR10REGAREF_OFFSET 0x64 #define GC_PMU_RBIASHI_TUNEIR10REGA_LSB 0x6 #define GC_PMU_RBIASHI_TUNEIR10REGA_MASK 0xc0 #define GC_PMU_RBIASHI_TUNEIR10REGA_SIZE 0x2 #define GC_PMU_RBIASHI_TUNEIR10REGA_DEFAULT 0x0 -#define GC_PMU_RBIASHI_TUNEIR10REGA_OFFSET 0x5c +#define GC_PMU_RBIASHI_TUNEIR10REGA_OFFSET 0x64 #define GC_PMU_RBIASHI_TUNEIR10REG6_LSB 0x8 #define GC_PMU_RBIASHI_TUNEIR10REG6_MASK 0x300 #define GC_PMU_RBIASHI_TUNEIR10REG6_SIZE 0x2 #define GC_PMU_RBIASHI_TUNEIR10REG6_DEFAULT 0x0 -#define GC_PMU_RBIASHI_TUNEIR10REG6_OFFSET 0x5c +#define GC_PMU_RBIASHI_TUNEIR10REG6_OFFSET 0x64 #define GC_PMU_RBIASHI_TUNEIR10REG7_LSB 0xa #define GC_PMU_RBIASHI_TUNEIR10REG7_MASK 0xc00 #define GC_PMU_RBIASHI_TUNEIR10REG7_SIZE 0x2 #define GC_PMU_RBIASHI_TUNEIR10REG7_DEFAULT 0x0 -#define GC_PMU_RBIASHI_TUNEIR10REG7_OFFSET 0x5c +#define GC_PMU_RBIASHI_TUNEIR10REG7_OFFSET 0x64 #define GC_PMU_RBIASHI_TUNEIR10REG8_LSB 0xc #define GC_PMU_RBIASHI_TUNEIR10REG8_MASK 0x3000 #define GC_PMU_RBIASHI_TUNEIR10REG8_SIZE 0x2 #define GC_PMU_RBIASHI_TUNEIR10REG8_DEFAULT 0x0 -#define GC_PMU_RBIASHI_TUNEIR10REG8_OFFSET 0x5c +#define GC_PMU_RBIASHI_TUNEIR10REG8_OFFSET 0x64 #define GC_PMU_RBIASHI_TUNEIR10REG9_LSB 0xe #define GC_PMU_RBIASHI_TUNEIR10REG9_MASK 0xc000 #define GC_PMU_RBIASHI_TUNEIR10REG9_SIZE 0x2 #define GC_PMU_RBIASHI_TUNEIR10REG9_DEFAULT 0x0 -#define GC_PMU_RBIASHI_TUNEIR10REG9_OFFSET 0x5c +#define GC_PMU_RBIASHI_TUNEIR10REG9_OFFSET 0x64 #define GC_PMU_RBIASHI_TUNEIR10OPAMP_LSB 0x10 #define GC_PMU_RBIASHI_TUNEIR10OPAMP_MASK 0x30000 #define GC_PMU_RBIASHI_TUNEIR10OPAMP_SIZE 0x2 #define GC_PMU_RBIASHI_TUNEIR10OPAMP_DEFAULT 0x0 -#define GC_PMU_RBIASHI_TUNEIR10OPAMP_OFFSET 0x5c +#define GC_PMU_RBIASHI_TUNEIR10OPAMP_OFFSET 0x64 #define GC_PMU_SETHOLDVREF_REG_LSB 0x0 #define GC_PMU_SETHOLDVREF_REG_MASK 0x1 #define GC_PMU_SETHOLDVREF_REG_SIZE 0x1 #define GC_PMU_SETHOLDVREF_REG_DEFAULT 0x0 -#define GC_PMU_SETHOLDVREF_REG_OFFSET 0x60 +#define GC_PMU_SETHOLDVREF_REG_OFFSET 0x68 #define GC_PMU_SETHOLDVREF_RET_LSB 0x1 #define GC_PMU_SETHOLDVREF_RET_MASK 0x2 #define GC_PMU_SETHOLDVREF_RET_SIZE 0x1 #define GC_PMU_SETHOLDVREF_RET_DEFAULT 0x0 -#define GC_PMU_SETHOLDVREF_RET_OFFSET 0x60 +#define GC_PMU_SETHOLDVREF_RET_OFFSET 0x68 #define GC_PMU_SETHOLDVREF_BIASCTRL_LSB 0x2 #define GC_PMU_SETHOLDVREF_BIASCTRL_MASK 0x4 #define GC_PMU_SETHOLDVREF_BIASCTRL_SIZE 0x1 #define GC_PMU_SETHOLDVREF_BIASCTRL_DEFAULT 0x0 -#define GC_PMU_SETHOLDVREF_BIASCTRL_OFFSET 0x60 +#define GC_PMU_SETHOLDVREF_BIASCTRL_OFFSET 0x68 #define GC_PMU_SETHOLDVREF_BIASTUNER_LSB 0x3 #define GC_PMU_SETHOLDVREF_BIASTUNER_MASK 0x8 #define GC_PMU_SETHOLDVREF_BIASTUNER_SIZE 0x1 #define GC_PMU_SETHOLDVREF_BIASTUNER_DEFAULT 0x0 -#define GC_PMU_SETHOLDVREF_BIASTUNER_OFFSET 0x60 +#define GC_PMU_SETHOLDVREF_BIASTUNER_OFFSET 0x68 #define GC_PMU_SETHOLDVREF_LDOLNA_LSB 0x4 #define GC_PMU_SETHOLDVREF_LDOLNA_MASK 0x10 #define GC_PMU_SETHOLDVREF_LDOLNA_SIZE 0x1 #define GC_PMU_SETHOLDVREF_LDOLNA_DEFAULT 0x0 -#define GC_PMU_SETHOLDVREF_LDOLNA_OFFSET 0x60 +#define GC_PMU_SETHOLDVREF_LDOLNA_OFFSET 0x68 #define GC_PMU_SETHOLDVREF_LDOLO_LSB 0x5 #define GC_PMU_SETHOLDVREF_LDOLO_MASK 0x20 #define GC_PMU_SETHOLDVREF_LDOLO_SIZE 0x1 #define GC_PMU_SETHOLDVREF_LDOLO_DEFAULT 0x0 -#define GC_PMU_SETHOLDVREF_LDOLO_OFFSET 0x60 +#define GC_PMU_SETHOLDVREF_LDOLO_OFFSET 0x68 #define GC_PMU_SETHOLDVREF_LDOCTRL_LSB 0x6 #define GC_PMU_SETHOLDVREF_LDOCTRL_MASK 0x40 #define GC_PMU_SETHOLDVREF_LDOCTRL_SIZE 0x1 #define GC_PMU_SETHOLDVREF_LDOCTRL_DEFAULT 0x0 -#define GC_PMU_SETHOLDVREF_LDOCTRL_OFFSET 0x60 +#define GC_PMU_SETHOLDVREF_LDOCTRL_OFFSET 0x68 #define GC_PMU_SETHOLDVREF_LDOXO_LSB 0x7 #define GC_PMU_SETHOLDVREF_LDOXO_MASK 0x80 #define GC_PMU_SETHOLDVREF_LDOXO_SIZE 0x1 #define GC_PMU_SETHOLDVREF_LDOXO_DEFAULT 0x0 -#define GC_PMU_SETHOLDVREF_LDOXO_OFFSET 0x60 +#define GC_PMU_SETHOLDVREF_LDOXO_OFFSET 0x68 #define GC_PMU_SETHOLDVREF_BATMON_LSB 0x8 #define GC_PMU_SETHOLDVREF_BATMON_MASK 0x100 #define GC_PMU_SETHOLDVREF_BATMON_SIZE 0x1 #define GC_PMU_SETHOLDVREF_BATMON_DEFAULT 0x0 -#define GC_PMU_SETHOLDVREF_BATMON_OFFSET 0x60 +#define GC_PMU_SETHOLDVREF_BATMON_OFFSET 0x68 #define GC_PMU_SETHOLDVREF_CMP1_LSB 0x9 #define GC_PMU_SETHOLDVREF_CMP1_MASK 0x200 #define GC_PMU_SETHOLDVREF_CMP1_SIZE 0x1 #define GC_PMU_SETHOLDVREF_CMP1_DEFAULT 0x0 -#define GC_PMU_SETHOLDVREF_CMP1_OFFSET 0x60 +#define GC_PMU_SETHOLDVREF_CMP1_OFFSET 0x68 #define GC_PMU_SETHOLDVREF_CMP2_LSB 0xa #define GC_PMU_SETHOLDVREF_CMP2_MASK 0x400 #define GC_PMU_SETHOLDVREF_CMP2_SIZE 0x1 #define GC_PMU_SETHOLDVREF_CMP2_DEFAULT 0x0 -#define GC_PMU_SETHOLDVREF_CMP2_OFFSET 0x60 +#define GC_PMU_SETHOLDVREF_CMP2_OFFSET 0x68 #define GC_PMU_SETHOLDVREF_VHYSTCMP1_LSB 0xb #define GC_PMU_SETHOLDVREF_VHYSTCMP1_MASK 0x800 #define GC_PMU_SETHOLDVREF_VHYSTCMP1_SIZE 0x1 #define GC_PMU_SETHOLDVREF_VHYSTCMP1_DEFAULT 0x0 -#define GC_PMU_SETHOLDVREF_VHYSTCMP1_OFFSET 0x60 +#define GC_PMU_SETHOLDVREF_VHYSTCMP1_OFFSET 0x68 #define GC_PMU_SETHOLDVREF_VHYSTCMP2_LSB 0xc #define GC_PMU_SETHOLDVREF_VHYSTCMP2_MASK 0x1000 #define GC_PMU_SETHOLDVREF_VHYSTCMP2_SIZE 0x1 #define GC_PMU_SETHOLDVREF_VHYSTCMP2_DEFAULT 0x0 -#define GC_PMU_SETHOLDVREF_VHYSTCMP2_OFFSET 0x60 +#define GC_PMU_SETHOLDVREF_VHYSTCMP2_OFFSET 0x68 #define GC_PMU_CLRHOLDVREF_REG_LSB 0x0 #define GC_PMU_CLRHOLDVREF_REG_MASK 0x1 #define GC_PMU_CLRHOLDVREF_REG_SIZE 0x1 #define GC_PMU_CLRHOLDVREF_REG_DEFAULT 0x0 -#define GC_PMU_CLRHOLDVREF_REG_OFFSET 0x64 +#define GC_PMU_CLRHOLDVREF_REG_OFFSET 0x6c #define GC_PMU_CLRHOLDVREF_RET_LSB 0x1 #define GC_PMU_CLRHOLDVREF_RET_MASK 0x2 #define GC_PMU_CLRHOLDVREF_RET_SIZE 0x1 #define GC_PMU_CLRHOLDVREF_RET_DEFAULT 0x0 -#define GC_PMU_CLRHOLDVREF_RET_OFFSET 0x64 +#define GC_PMU_CLRHOLDVREF_RET_OFFSET 0x6c #define GC_PMU_CLRHOLDVREF_BIASCTRL_LSB 0x2 #define GC_PMU_CLRHOLDVREF_BIASCTRL_MASK 0x4 #define GC_PMU_CLRHOLDVREF_BIASCTRL_SIZE 0x1 #define GC_PMU_CLRHOLDVREF_BIASCTRL_DEFAULT 0x0 -#define GC_PMU_CLRHOLDVREF_BIASCTRL_OFFSET 0x64 +#define GC_PMU_CLRHOLDVREF_BIASCTRL_OFFSET 0x6c #define GC_PMU_CLRHOLDVREF_BIASTUNER_LSB 0x3 #define GC_PMU_CLRHOLDVREF_BIASTUNER_MASK 0x8 #define GC_PMU_CLRHOLDVREF_BIASTUNER_SIZE 0x1 #define GC_PMU_CLRHOLDVREF_BIASTUNER_DEFAULT 0x0 -#define GC_PMU_CLRHOLDVREF_BIASTUNER_OFFSET 0x64 +#define GC_PMU_CLRHOLDVREF_BIASTUNER_OFFSET 0x6c #define GC_PMU_CLRHOLDVREF_LDOLNA_LSB 0x4 #define GC_PMU_CLRHOLDVREF_LDOLNA_MASK 0x10 #define GC_PMU_CLRHOLDVREF_LDOLNA_SIZE 0x1 #define GC_PMU_CLRHOLDVREF_LDOLNA_DEFAULT 0x0 -#define GC_PMU_CLRHOLDVREF_LDOLNA_OFFSET 0x64 +#define GC_PMU_CLRHOLDVREF_LDOLNA_OFFSET 0x6c #define GC_PMU_CLRHOLDVREF_LDOLO_LSB 0x5 #define GC_PMU_CLRHOLDVREF_LDOLO_MASK 0x20 #define GC_PMU_CLRHOLDVREF_LDOLO_SIZE 0x1 #define GC_PMU_CLRHOLDVREF_LDOLO_DEFAULT 0x0 -#define GC_PMU_CLRHOLDVREF_LDOLO_OFFSET 0x64 +#define GC_PMU_CLRHOLDVREF_LDOLO_OFFSET 0x6c #define GC_PMU_CLRHOLDVREF_LDOCTRL_LSB 0x6 #define GC_PMU_CLRHOLDVREF_LDOCTRL_MASK 0x40 #define GC_PMU_CLRHOLDVREF_LDOCTRL_SIZE 0x1 #define GC_PMU_CLRHOLDVREF_LDOCTRL_DEFAULT 0x0 -#define GC_PMU_CLRHOLDVREF_LDOCTRL_OFFSET 0x64 +#define GC_PMU_CLRHOLDVREF_LDOCTRL_OFFSET 0x6c #define GC_PMU_CLRHOLDVREF_LDOXO_LSB 0x7 #define GC_PMU_CLRHOLDVREF_LDOXO_MASK 0x80 #define GC_PMU_CLRHOLDVREF_LDOXO_SIZE 0x1 #define GC_PMU_CLRHOLDVREF_LDOXO_DEFAULT 0x0 -#define GC_PMU_CLRHOLDVREF_LDOXO_OFFSET 0x64 +#define GC_PMU_CLRHOLDVREF_LDOXO_OFFSET 0x6c #define GC_PMU_CLRHOLDVREF_BATMON_LSB 0x8 #define GC_PMU_CLRHOLDVREF_BATMON_MASK 0x100 #define GC_PMU_CLRHOLDVREF_BATMON_SIZE 0x1 #define GC_PMU_CLRHOLDVREF_BATMON_DEFAULT 0x0 -#define GC_PMU_CLRHOLDVREF_BATMON_OFFSET 0x64 +#define GC_PMU_CLRHOLDVREF_BATMON_OFFSET 0x6c #define GC_PMU_CLRHOLDVREF_CMP1_LSB 0x9 #define GC_PMU_CLRHOLDVREF_CMP1_MASK 0x200 #define GC_PMU_CLRHOLDVREF_CMP1_SIZE 0x1 #define GC_PMU_CLRHOLDVREF_CMP1_DEFAULT 0x0 -#define GC_PMU_CLRHOLDVREF_CMP1_OFFSET 0x64 +#define GC_PMU_CLRHOLDVREF_CMP1_OFFSET 0x6c #define GC_PMU_CLRHOLDVREF_CMP2_LSB 0xa #define GC_PMU_CLRHOLDVREF_CMP2_MASK 0x400 #define GC_PMU_CLRHOLDVREF_CMP2_SIZE 0x1 #define GC_PMU_CLRHOLDVREF_CMP2_DEFAULT 0x0 -#define GC_PMU_CLRHOLDVREF_CMP2_OFFSET 0x64 +#define GC_PMU_CLRHOLDVREF_CMP2_OFFSET 0x6c #define GC_PMU_CLRHOLDVREF_VHYSTCMP1_LSB 0xb #define GC_PMU_CLRHOLDVREF_VHYSTCMP1_MASK 0x800 #define GC_PMU_CLRHOLDVREF_VHYSTCMP1_SIZE 0x1 #define GC_PMU_CLRHOLDVREF_VHYSTCMP1_DEFAULT 0x0 -#define GC_PMU_CLRHOLDVREF_VHYSTCMP1_OFFSET 0x64 +#define GC_PMU_CLRHOLDVREF_VHYSTCMP1_OFFSET 0x6c #define GC_PMU_CLRHOLDVREF_VHYSTCMP2_LSB 0xc #define GC_PMU_CLRHOLDVREF_VHYSTCMP2_MASK 0x1000 #define GC_PMU_CLRHOLDVREF_VHYSTCMP2_SIZE 0x1 #define GC_PMU_CLRHOLDVREF_VHYSTCMP2_DEFAULT 0x0 -#define GC_PMU_CLRHOLDVREF_VHYSTCMP2_OFFSET 0x64 +#define GC_PMU_CLRHOLDVREF_VHYSTCMP2_OFFSET 0x6c #define GC_PMU_EXITPD_MASK_PD_EXIT_LSB 0x0 #define GC_PMU_EXITPD_MASK_PD_EXIT_MASK 0x1 #define GC_PMU_EXITPD_MASK_PD_EXIT_SIZE 0x1 #define GC_PMU_EXITPD_MASK_PD_EXIT_DEFAULT 0x1 -#define GC_PMU_EXITPD_MASK_PD_EXIT_OFFSET 0x74 +#define GC_PMU_EXITPD_MASK_PD_EXIT_OFFSET 0x7c #define GC_PMU_EXITPD_MASK_TIMELS0_PD_EXIT_TIMER0_LSB 0x1 #define GC_PMU_EXITPD_MASK_TIMELS0_PD_EXIT_TIMER0_MASK 0x2 #define GC_PMU_EXITPD_MASK_TIMELS0_PD_EXIT_TIMER0_SIZE 0x1 #define GC_PMU_EXITPD_MASK_TIMELS0_PD_EXIT_TIMER0_DEFAULT 0x1 -#define GC_PMU_EXITPD_MASK_TIMELS0_PD_EXIT_TIMER0_OFFSET 0x74 +#define GC_PMU_EXITPD_MASK_TIMELS0_PD_EXIT_TIMER0_OFFSET 0x7c #define GC_PMU_EXITPD_MASK_TIMELS0_PD_EXIT_TIMER1_LSB 0x2 #define GC_PMU_EXITPD_MASK_TIMELS0_PD_EXIT_TIMER1_MASK 0x4 #define GC_PMU_EXITPD_MASK_TIMELS0_PD_EXIT_TIMER1_SIZE 0x1 #define GC_PMU_EXITPD_MASK_TIMELS0_PD_EXIT_TIMER1_DEFAULT 0x1 -#define GC_PMU_EXITPD_MASK_TIMELS0_PD_EXIT_TIMER1_OFFSET 0x74 +#define GC_PMU_EXITPD_MASK_TIMELS0_PD_EXIT_TIMER1_OFFSET 0x7c #define GC_PMU_EXITPD_SRC_PD_EXIT_LSB 0x0 #define GC_PMU_EXITPD_SRC_PD_EXIT_MASK 0x1 #define GC_PMU_EXITPD_SRC_PD_EXIT_SIZE 0x1 #define GC_PMU_EXITPD_SRC_PD_EXIT_DEFAULT 0x0 -#define GC_PMU_EXITPD_SRC_PD_EXIT_OFFSET 0x78 +#define GC_PMU_EXITPD_SRC_PD_EXIT_OFFSET 0x80 #define GC_PMU_EXITPD_SRC_TIMELS0_PD_EXIT_TIMER0_LSB 0x1 #define GC_PMU_EXITPD_SRC_TIMELS0_PD_EXIT_TIMER0_MASK 0x2 #define GC_PMU_EXITPD_SRC_TIMELS0_PD_EXIT_TIMER0_SIZE 0x1 #define GC_PMU_EXITPD_SRC_TIMELS0_PD_EXIT_TIMER0_DEFAULT 0x0 -#define GC_PMU_EXITPD_SRC_TIMELS0_PD_EXIT_TIMER0_OFFSET 0x78 +#define GC_PMU_EXITPD_SRC_TIMELS0_PD_EXIT_TIMER0_OFFSET 0x80 #define GC_PMU_EXITPD_SRC_TIMELS0_PD_EXIT_TIMER1_LSB 0x2 #define GC_PMU_EXITPD_SRC_TIMELS0_PD_EXIT_TIMER1_MASK 0x4 #define GC_PMU_EXITPD_SRC_TIMELS0_PD_EXIT_TIMER1_SIZE 0x1 #define GC_PMU_EXITPD_SRC_TIMELS0_PD_EXIT_TIMER1_DEFAULT 0x0 -#define GC_PMU_EXITPD_SRC_TIMELS0_PD_EXIT_TIMER1_OFFSET 0x78 +#define GC_PMU_EXITPD_SRC_TIMELS0_PD_EXIT_TIMER1_OFFSET 0x80 #define GC_PMU_EXITPD_MON_PD_EXIT_LSB 0x0 #define GC_PMU_EXITPD_MON_PD_EXIT_MASK 0x1 #define GC_PMU_EXITPD_MON_PD_EXIT_SIZE 0x1 #define GC_PMU_EXITPD_MON_PD_EXIT_DEFAULT 0x0 -#define GC_PMU_EXITPD_MON_PD_EXIT_OFFSET 0x7c +#define GC_PMU_EXITPD_MON_PD_EXIT_OFFSET 0x84 #define GC_PMU_EXITPD_MON_TIMELS0_PD_EXIT_TIMER0_LSB 0x1 #define GC_PMU_EXITPD_MON_TIMELS0_PD_EXIT_TIMER0_MASK 0x2 #define GC_PMU_EXITPD_MON_TIMELS0_PD_EXIT_TIMER0_SIZE 0x1 #define GC_PMU_EXITPD_MON_TIMELS0_PD_EXIT_TIMER0_DEFAULT 0x0 -#define GC_PMU_EXITPD_MON_TIMELS0_PD_EXIT_TIMER0_OFFSET 0x7c +#define GC_PMU_EXITPD_MON_TIMELS0_PD_EXIT_TIMER0_OFFSET 0x84 #define GC_PMU_EXITPD_MON_TIMELS0_PD_EXIT_TIMER1_LSB 0x2 #define GC_PMU_EXITPD_MON_TIMELS0_PD_EXIT_TIMER1_MASK 0x4 #define GC_PMU_EXITPD_MON_TIMELS0_PD_EXIT_TIMER1_SIZE 0x1 #define GC_PMU_EXITPD_MON_TIMELS0_PD_EXIT_TIMER1_DEFAULT 0x0 -#define GC_PMU_EXITPD_MON_TIMELS0_PD_EXIT_TIMER1_OFFSET 0x7c +#define GC_PMU_EXITPD_MON_TIMELS0_PD_EXIT_TIMER1_OFFSET 0x84 #define GC_PMU_OSC_CTRL_XTL_READYB_LSB 0x0 #define GC_PMU_OSC_CTRL_XTL_READYB_MASK 0x1 #define GC_PMU_OSC_CTRL_XTL_READYB_SIZE 0x1 #define GC_PMU_OSC_CTRL_XTL_READYB_DEFAULT 0x1 -#define GC_PMU_OSC_CTRL_XTL_READYB_OFFSET 0x90 +#define GC_PMU_OSC_CTRL_XTL_READYB_OFFSET 0x98 #define GC_PMU_OSC_CTRL_RC_TRIM_READYB_LSB 0x1 #define GC_PMU_OSC_CTRL_RC_TRIM_READYB_MASK 0x2 #define GC_PMU_OSC_CTRL_RC_TRIM_READYB_SIZE 0x1 #define GC_PMU_OSC_CTRL_RC_TRIM_READYB_DEFAULT 0x1 -#define GC_PMU_OSC_CTRL_RC_TRIM_READYB_OFFSET 0x90 +#define GC_PMU_OSC_CTRL_RC_TRIM_READYB_OFFSET 0x98 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK0_LSB 0x0 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK0_MASK 0x1 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK0_SIZE 0x1 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK0_DEFAULT 0x1 -#define GC_PMU_MEMCLKSET_MEM_BANK_CLK0_OFFSET 0x94 +#define GC_PMU_MEMCLKSET_MEM_BANK_CLK0_OFFSET 0x9c #define GC_PMU_MEMCLKSET_MEM_BANK_CLK1_LSB 0x1 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK1_MASK 0x2 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK1_SIZE 0x1 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK1_DEFAULT 0x1 -#define GC_PMU_MEMCLKSET_MEM_BANK_CLK1_OFFSET 0x94 +#define GC_PMU_MEMCLKSET_MEM_BANK_CLK1_OFFSET 0x9c #define GC_PMU_MEMCLKSET_MEM_BANK_CLK2_LSB 0x2 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK2_MASK 0x4 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK2_SIZE 0x1 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK2_DEFAULT 0x1 -#define GC_PMU_MEMCLKSET_MEM_BANK_CLK2_OFFSET 0x94 +#define GC_PMU_MEMCLKSET_MEM_BANK_CLK2_OFFSET 0x9c #define GC_PMU_MEMCLKSET_MEM_BANK_CLK3_LSB 0x3 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK3_MASK 0x8 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK3_SIZE 0x1 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK3_DEFAULT 0x1 -#define GC_PMU_MEMCLKSET_MEM_BANK_CLK3_OFFSET 0x94 +#define GC_PMU_MEMCLKSET_MEM_BANK_CLK3_OFFSET 0x9c #define GC_PMU_MEMCLKSET_MEM_BANK_CLK4_LSB 0x4 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK4_MASK 0x10 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK4_SIZE 0x1 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK4_DEFAULT 0x1 -#define GC_PMU_MEMCLKSET_MEM_BANK_CLK4_OFFSET 0x94 +#define GC_PMU_MEMCLKSET_MEM_BANK_CLK4_OFFSET 0x9c #define GC_PMU_MEMCLKSET_MEM_BANK_CLK5_LSB 0x5 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK5_MASK 0x20 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK5_SIZE 0x1 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK5_DEFAULT 0x1 -#define GC_PMU_MEMCLKSET_MEM_BANK_CLK5_OFFSET 0x94 +#define GC_PMU_MEMCLKSET_MEM_BANK_CLK5_OFFSET 0x9c #define GC_PMU_MEMCLKSET_MEM_BANK_CLK6_LSB 0x6 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK6_MASK 0x40 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK6_SIZE 0x1 #define GC_PMU_MEMCLKSET_MEM_BANK_CLK6_DEFAULT 0x1 -#define GC_PMU_MEMCLKSET_MEM_BANK_CLK6_OFFSET 0x94 +#define GC_PMU_MEMCLKSET_MEM_BANK_CLK6_OFFSET 0x9c #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK0_LSB 0x0 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK0_MASK 0x1 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK0_SIZE 0x1 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK0_DEFAULT 0x1 -#define GC_PMU_MEMCLKCLR_MEM_BANK_CLK0_OFFSET 0x98 +#define GC_PMU_MEMCLKCLR_MEM_BANK_CLK0_OFFSET 0xa0 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK1_LSB 0x1 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK1_MASK 0x2 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK1_SIZE 0x1 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK1_DEFAULT 0x1 -#define GC_PMU_MEMCLKCLR_MEM_BANK_CLK1_OFFSET 0x98 +#define GC_PMU_MEMCLKCLR_MEM_BANK_CLK1_OFFSET 0xa0 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK2_LSB 0x2 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK2_MASK 0x4 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK2_SIZE 0x1 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK2_DEFAULT 0x1 -#define GC_PMU_MEMCLKCLR_MEM_BANK_CLK2_OFFSET 0x98 +#define GC_PMU_MEMCLKCLR_MEM_BANK_CLK2_OFFSET 0xa0 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK3_LSB 0x3 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK3_MASK 0x8 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK3_SIZE 0x1 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK3_DEFAULT 0x1 -#define GC_PMU_MEMCLKCLR_MEM_BANK_CLK3_OFFSET 0x98 +#define GC_PMU_MEMCLKCLR_MEM_BANK_CLK3_OFFSET 0xa0 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK4_LSB 0x4 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK4_MASK 0x10 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK4_SIZE 0x1 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK4_DEFAULT 0x1 -#define GC_PMU_MEMCLKCLR_MEM_BANK_CLK4_OFFSET 0x98 +#define GC_PMU_MEMCLKCLR_MEM_BANK_CLK4_OFFSET 0xa0 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK5_LSB 0x5 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK5_MASK 0x20 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK5_SIZE 0x1 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK5_DEFAULT 0x1 -#define GC_PMU_MEMCLKCLR_MEM_BANK_CLK5_OFFSET 0x98 +#define GC_PMU_MEMCLKCLR_MEM_BANK_CLK5_OFFSET 0xa0 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK6_LSB 0x6 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK6_MASK 0x40 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK6_SIZE 0x1 #define GC_PMU_MEMCLKCLR_MEM_BANK_CLK6_DEFAULT 0x1 -#define GC_PMU_MEMCLKCLR_MEM_BANK_CLK6_OFFSET 0x98 +#define GC_PMU_MEMCLKCLR_MEM_BANK_CLK6_OFFSET 0xa0 #define GC_PMU_PERICLKSET0_DAES0_LSB 0x0 #define GC_PMU_PERICLKSET0_DAES0_MASK 0x1 #define GC_PMU_PERICLKSET0_DAES0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DAES0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DAES0_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_DAES0_OFFSET 0xa4 #define GC_PMU_PERICLKSET0_DAES1_LSB 0x1 #define GC_PMU_PERICLKSET0_DAES1_MASK 0x2 #define GC_PMU_PERICLKSET0_DAES1_SIZE 0x1 #define GC_PMU_PERICLKSET0_DAES1_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DAES1_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_DAES1_OFFSET 0xa4 #define GC_PMU_PERICLKSET0_DCAMO0_LSB 0x2 #define GC_PMU_PERICLKSET0_DCAMO0_MASK 0x4 #define GC_PMU_PERICLKSET0_DCAMO0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DCAMO0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DCAMO0_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_DCAMO0_OFFSET 0xa4 #define GC_PMU_PERICLKSET0_DFLASH0_LSB 0x3 #define GC_PMU_PERICLKSET0_DFLASH0_MASK 0x8 #define GC_PMU_PERICLKSET0_DFLASH0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DFLASH0_DEFAULT 0x1 -#define GC_PMU_PERICLKSET0_DFLASH0_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_DFLASH0_OFFSET 0xa4 #define GC_PMU_PERICLKSET0_DGPIO0_LSB 0x4 #define GC_PMU_PERICLKSET0_DGPIO0_MASK 0x10 #define GC_PMU_PERICLKSET0_DGPIO0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DGPIO0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DGPIO0_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_DGPIO0_OFFSET 0xa4 #define GC_PMU_PERICLKSET0_DGPIO1_LSB 0x5 #define GC_PMU_PERICLKSET0_DGPIO1_MASK 0x20 #define GC_PMU_PERICLKSET0_DGPIO1_SIZE 0x1 #define GC_PMU_PERICLKSET0_DGPIO1_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DGPIO1_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_DGPIO1_OFFSET 0xa4 #define GC_PMU_PERICLKSET0_DI2C0_LSB 0x6 #define GC_PMU_PERICLKSET0_DI2C0_MASK 0x40 #define GC_PMU_PERICLKSET0_DI2C0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DI2C0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DI2C0_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_DI2C0_OFFSET 0xa4 #define GC_PMU_PERICLKSET0_DI2C1_LSB 0x7 #define GC_PMU_PERICLKSET0_DI2C1_MASK 0x80 #define GC_PMU_PERICLKSET0_DI2C1_SIZE 0x1 #define GC_PMU_PERICLKSET0_DI2C1_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DI2C1_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_DI2C1_OFFSET 0xa4 #define GC_PMU_PERICLKSET0_DI2CS0_LSB 0x8 #define GC_PMU_PERICLKSET0_DI2CS0_MASK 0x100 #define GC_PMU_PERICLKSET0_DI2CS0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DI2CS0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DI2CS0_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_DI2CS0_OFFSET 0xa4 #define GC_PMU_PERICLKSET0_DMAU_LSB 0x9 #define GC_PMU_PERICLKSET0_DMAU_MASK 0x200 #define GC_PMU_PERICLKSET0_DMAU_SIZE 0x1 #define GC_PMU_PERICLKSET0_DMAU_DEFAULT 0x1 -#define GC_PMU_PERICLKSET0_DMAU_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_DMAU_OFFSET 0xa4 #define GC_PMU_PERICLKSET0_DPAU_LSB 0xa #define GC_PMU_PERICLKSET0_DPAU_MASK 0x400 #define GC_PMU_PERICLKSET0_DPAU_SIZE 0x1 #define GC_PMU_PERICLKSET0_DPAU_DEFAULT 0x1 -#define GC_PMU_PERICLKSET0_DPAU_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_DPAU_OFFSET 0xa4 #define GC_PMU_PERICLKSET0_DPINMUX_LSB 0xb #define GC_PMU_PERICLKSET0_DPINMUX_MASK 0x800 #define GC_PMU_PERICLKSET0_DPINMUX_SIZE 0x1 #define GC_PMU_PERICLKSET0_DPINMUX_DEFAULT 0x1 -#define GC_PMU_PERICLKSET0_DPINMUX_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_DPINMUX_OFFSET 0xa4 #define GC_PMU_PERICLKSET0_DPMU_LSB 0xc #define GC_PMU_PERICLKSET0_DPMU_MASK 0x1000 #define GC_PMU_PERICLKSET0_DPMU_SIZE 0x1 #define GC_PMU_PERICLKSET0_DPMU_DEFAULT 0x1 -#define GC_PMU_PERICLKSET0_DPMU_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_DPMU_OFFSET 0xa4 #define GC_PMU_PERICLKSET0_DRBOX0_LSB 0xd #define GC_PMU_PERICLKSET0_DRBOX0_MASK 0x2000 #define GC_PMU_PERICLKSET0_DRBOX0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DRBOX0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DRBOX0_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_DRBOX0_OFFSET 0xa4 #define GC_PMU_PERICLKSET0_DRTC0_LSB 0xe #define GC_PMU_PERICLKSET0_DRTC0_MASK 0x4000 #define GC_PMU_PERICLKSET0_DRTC0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DRTC0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DRTC0_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_DRTC0_OFFSET 0xa4 #define GC_PMU_PERICLKSET0_DSHA0_LSB 0xf #define GC_PMU_PERICLKSET0_DSHA0_MASK 0x8000 #define GC_PMU_PERICLKSET0_DSHA0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DSHA0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DSHA0_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_DSHA0_OFFSET 0xa4 #define GC_PMU_PERICLKSET0_DSPI0_LSB 0x10 #define GC_PMU_PERICLKSET0_DSPI0_MASK 0x10000 #define GC_PMU_PERICLKSET0_DSPI0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DSPI0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DSPI0_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_DSPI0_OFFSET 0xa4 #define GC_PMU_PERICLKSET0_DSPS0_LSB 0x11 #define GC_PMU_PERICLKSET0_DSPS0_MASK 0x20000 #define GC_PMU_PERICLKSET0_DSPS0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DSPS0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DSPS0_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_DSPS0_OFFSET 0xa4 #define GC_PMU_PERICLKSET0_DSWDP0_LSB 0x12 #define GC_PMU_PERICLKSET0_DSWDP0_MASK 0x40000 #define GC_PMU_PERICLKSET0_DSWDP0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DSWDP0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DSWDP0_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_DSWDP0_OFFSET 0xa4 #define GC_PMU_PERICLKSET0_DTEMP0_LSB 0x13 #define GC_PMU_PERICLKSET0_DTEMP0_MASK 0x80000 #define GC_PMU_PERICLKSET0_DTEMP0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DTEMP0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DTEMP0_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_DTEMP0_OFFSET 0xa4 #define GC_PMU_PERICLKSET0_DTIMEHS0_LSB 0x14 #define GC_PMU_PERICLKSET0_DTIMEHS0_MASK 0x100000 #define GC_PMU_PERICLKSET0_DTIMEHS0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DTIMEHS0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DTIMEHS0_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_DTIMEHS0_OFFSET 0xa4 #define GC_PMU_PERICLKSET0_DTIMEHS1_LSB 0x15 #define GC_PMU_PERICLKSET0_DTIMEHS1_MASK 0x200000 #define GC_PMU_PERICLKSET0_DTIMEHS1_SIZE 0x1 #define GC_PMU_PERICLKSET0_DTIMEHS1_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DTIMEHS1_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_DTIMEHS1_OFFSET 0xa4 #define GC_PMU_PERICLKSET0_DTIMELS0_LSB 0x16 #define GC_PMU_PERICLKSET0_DTIMELS0_MASK 0x400000 #define GC_PMU_PERICLKSET0_DTIMELS0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DTIMELS0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DTIMELS0_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_DTIMELS0_OFFSET 0xa4 #define GC_PMU_PERICLKSET0_DTRNG0_LSB 0x17 #define GC_PMU_PERICLKSET0_DTRNG0_MASK 0x800000 #define GC_PMU_PERICLKSET0_DTRNG0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DTRNG0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DTRNG0_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_DTRNG0_OFFSET 0xa4 #define GC_PMU_PERICLKSET0_DUART0_LSB 0x18 #define GC_PMU_PERICLKSET0_DUART0_MASK 0x1000000 #define GC_PMU_PERICLKSET0_DUART0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DUART0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DUART0_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_DUART0_OFFSET 0xa4 #define GC_PMU_PERICLKSET0_DUART1_LSB 0x19 #define GC_PMU_PERICLKSET0_DUART1_MASK 0x2000000 #define GC_PMU_PERICLKSET0_DUART1_SIZE 0x1 #define GC_PMU_PERICLKSET0_DUART1_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DUART1_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_DUART1_OFFSET 0xa4 #define GC_PMU_PERICLKSET0_DUART2_LSB 0x1a #define GC_PMU_PERICLKSET0_DUART2_MASK 0x4000000 #define GC_PMU_PERICLKSET0_DUART2_SIZE 0x1 #define GC_PMU_PERICLKSET0_DUART2_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DUART2_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_DUART2_OFFSET 0xa4 #define GC_PMU_PERICLKSET0_DUSB0_LSB 0x1b #define GC_PMU_PERICLKSET0_DUSB0_MASK 0x8000000 #define GC_PMU_PERICLKSET0_DUSB0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DUSB0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DUSB0_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_DUSB0_OFFSET 0xa4 #define GC_PMU_PERICLKSET0_DUSB0_USB_PHY_LSB 0x1c #define GC_PMU_PERICLKSET0_DUSB0_USB_PHY_MASK 0x10000000 #define GC_PMU_PERICLKSET0_DUSB0_USB_PHY_SIZE 0x1 #define GC_PMU_PERICLKSET0_DUSB0_USB_PHY_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DUSB0_USB_PHY_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_DUSB0_USB_PHY_OFFSET 0xa4 #define GC_PMU_PERICLKSET0_DWATCHDOG0_LSB 0x1d #define GC_PMU_PERICLKSET0_DWATCHDOG0_MASK 0x20000000 #define GC_PMU_PERICLKSET0_DWATCHDOG0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DWATCHDOG0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DWATCHDOG0_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_DWATCHDOG0_OFFSET 0xa4 #define GC_PMU_PERICLKSET0_DXO0_LSB 0x1e #define GC_PMU_PERICLKSET0_DXO0_MASK 0x40000000 #define GC_PMU_PERICLKSET0_DXO0_SIZE 0x1 #define GC_PMU_PERICLKSET0_DXO0_DEFAULT 0x0 -#define GC_PMU_PERICLKSET0_DXO0_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_DXO0_OFFSET 0xa4 #define GC_PMU_PERICLKSET0_PERI0_LSB 0x1f #define GC_PMU_PERICLKSET0_PERI0_MASK 0x80000000 #define GC_PMU_PERICLKSET0_PERI0_SIZE 0x1 #define GC_PMU_PERICLKSET0_PERI0_DEFAULT 0x1 -#define GC_PMU_PERICLKSET0_PERI0_OFFSET 0x9c +#define GC_PMU_PERICLKSET0_PERI0_OFFSET 0xa4 #define GC_PMU_PERICLKCLR0_DAES0_LSB 0x0 #define GC_PMU_PERICLKCLR0_DAES0_MASK 0x1 #define GC_PMU_PERICLKCLR0_DAES0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DAES0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DAES0_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_DAES0_OFFSET 0xa8 #define GC_PMU_PERICLKCLR0_DAES1_LSB 0x1 #define GC_PMU_PERICLKCLR0_DAES1_MASK 0x2 #define GC_PMU_PERICLKCLR0_DAES1_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DAES1_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DAES1_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_DAES1_OFFSET 0xa8 #define GC_PMU_PERICLKCLR0_DCAMO0_LSB 0x2 #define GC_PMU_PERICLKCLR0_DCAMO0_MASK 0x4 #define GC_PMU_PERICLKCLR0_DCAMO0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DCAMO0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DCAMO0_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_DCAMO0_OFFSET 0xa8 #define GC_PMU_PERICLKCLR0_DFLASH0_LSB 0x3 #define GC_PMU_PERICLKCLR0_DFLASH0_MASK 0x8 #define GC_PMU_PERICLKCLR0_DFLASH0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DFLASH0_DEFAULT 0x1 -#define GC_PMU_PERICLKCLR0_DFLASH0_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_DFLASH0_OFFSET 0xa8 #define GC_PMU_PERICLKCLR0_DGPIO0_LSB 0x4 #define GC_PMU_PERICLKCLR0_DGPIO0_MASK 0x10 #define GC_PMU_PERICLKCLR0_DGPIO0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DGPIO0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DGPIO0_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_DGPIO0_OFFSET 0xa8 #define GC_PMU_PERICLKCLR0_DGPIO1_LSB 0x5 #define GC_PMU_PERICLKCLR0_DGPIO1_MASK 0x20 #define GC_PMU_PERICLKCLR0_DGPIO1_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DGPIO1_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DGPIO1_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_DGPIO1_OFFSET 0xa8 #define GC_PMU_PERICLKCLR0_DI2C0_LSB 0x6 #define GC_PMU_PERICLKCLR0_DI2C0_MASK 0x40 #define GC_PMU_PERICLKCLR0_DI2C0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DI2C0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DI2C0_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_DI2C0_OFFSET 0xa8 #define GC_PMU_PERICLKCLR0_DI2C1_LSB 0x7 #define GC_PMU_PERICLKCLR0_DI2C1_MASK 0x80 #define GC_PMU_PERICLKCLR0_DI2C1_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DI2C1_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DI2C1_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_DI2C1_OFFSET 0xa8 #define GC_PMU_PERICLKCLR0_DI2CS0_LSB 0x8 #define GC_PMU_PERICLKCLR0_DI2CS0_MASK 0x100 #define GC_PMU_PERICLKCLR0_DI2CS0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DI2CS0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DI2CS0_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_DI2CS0_OFFSET 0xa8 #define GC_PMU_PERICLKCLR0_DMAU_LSB 0x9 #define GC_PMU_PERICLKCLR0_DMAU_MASK 0x200 #define GC_PMU_PERICLKCLR0_DMAU_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DMAU_DEFAULT 0x1 -#define GC_PMU_PERICLKCLR0_DMAU_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_DMAU_OFFSET 0xa8 #define GC_PMU_PERICLKCLR0_DPAU_LSB 0xa #define GC_PMU_PERICLKCLR0_DPAU_MASK 0x400 #define GC_PMU_PERICLKCLR0_DPAU_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DPAU_DEFAULT 0x1 -#define GC_PMU_PERICLKCLR0_DPAU_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_DPAU_OFFSET 0xa8 #define GC_PMU_PERICLKCLR0_DPINMUX_LSB 0xb #define GC_PMU_PERICLKCLR0_DPINMUX_MASK 0x800 #define GC_PMU_PERICLKCLR0_DPINMUX_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DPINMUX_DEFAULT 0x1 -#define GC_PMU_PERICLKCLR0_DPINMUX_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_DPINMUX_OFFSET 0xa8 #define GC_PMU_PERICLKCLR0_DPMU_LSB 0xc #define GC_PMU_PERICLKCLR0_DPMU_MASK 0x1000 #define GC_PMU_PERICLKCLR0_DPMU_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DPMU_DEFAULT 0x1 -#define GC_PMU_PERICLKCLR0_DPMU_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_DPMU_OFFSET 0xa8 #define GC_PMU_PERICLKCLR0_DRBOX0_LSB 0xd #define GC_PMU_PERICLKCLR0_DRBOX0_MASK 0x2000 #define GC_PMU_PERICLKCLR0_DRBOX0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DRBOX0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DRBOX0_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_DRBOX0_OFFSET 0xa8 #define GC_PMU_PERICLKCLR0_DRTC0_LSB 0xe #define GC_PMU_PERICLKCLR0_DRTC0_MASK 0x4000 #define GC_PMU_PERICLKCLR0_DRTC0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DRTC0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DRTC0_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_DRTC0_OFFSET 0xa8 #define GC_PMU_PERICLKCLR0_DSHA0_LSB 0xf #define GC_PMU_PERICLKCLR0_DSHA0_MASK 0x8000 #define GC_PMU_PERICLKCLR0_DSHA0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DSHA0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DSHA0_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_DSHA0_OFFSET 0xa8 #define GC_PMU_PERICLKCLR0_DSPI0_LSB 0x10 #define GC_PMU_PERICLKCLR0_DSPI0_MASK 0x10000 #define GC_PMU_PERICLKCLR0_DSPI0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DSPI0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DSPI0_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_DSPI0_OFFSET 0xa8 #define GC_PMU_PERICLKCLR0_DSPS0_LSB 0x11 #define GC_PMU_PERICLKCLR0_DSPS0_MASK 0x20000 #define GC_PMU_PERICLKCLR0_DSPS0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DSPS0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DSPS0_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_DSPS0_OFFSET 0xa8 #define GC_PMU_PERICLKCLR0_DSWDP0_LSB 0x12 #define GC_PMU_PERICLKCLR0_DSWDP0_MASK 0x40000 #define GC_PMU_PERICLKCLR0_DSWDP0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DSWDP0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DSWDP0_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_DSWDP0_OFFSET 0xa8 #define GC_PMU_PERICLKCLR0_DTEMP0_LSB 0x13 #define GC_PMU_PERICLKCLR0_DTEMP0_MASK 0x80000 #define GC_PMU_PERICLKCLR0_DTEMP0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DTEMP0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DTEMP0_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_DTEMP0_OFFSET 0xa8 #define GC_PMU_PERICLKCLR0_DTIMEHS0_LSB 0x14 #define GC_PMU_PERICLKCLR0_DTIMEHS0_MASK 0x100000 #define GC_PMU_PERICLKCLR0_DTIMEHS0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DTIMEHS0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DTIMEHS0_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_DTIMEHS0_OFFSET 0xa8 #define GC_PMU_PERICLKCLR0_DTIMEHS1_LSB 0x15 #define GC_PMU_PERICLKCLR0_DTIMEHS1_MASK 0x200000 #define GC_PMU_PERICLKCLR0_DTIMEHS1_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DTIMEHS1_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DTIMEHS1_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_DTIMEHS1_OFFSET 0xa8 #define GC_PMU_PERICLKCLR0_DTIMELS0_LSB 0x16 #define GC_PMU_PERICLKCLR0_DTIMELS0_MASK 0x400000 #define GC_PMU_PERICLKCLR0_DTIMELS0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DTIMELS0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DTIMELS0_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_DTIMELS0_OFFSET 0xa8 #define GC_PMU_PERICLKCLR0_DTRNG0_LSB 0x17 #define GC_PMU_PERICLKCLR0_DTRNG0_MASK 0x800000 #define GC_PMU_PERICLKCLR0_DTRNG0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DTRNG0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DTRNG0_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_DTRNG0_OFFSET 0xa8 #define GC_PMU_PERICLKCLR0_DUART0_LSB 0x18 #define GC_PMU_PERICLKCLR0_DUART0_MASK 0x1000000 #define GC_PMU_PERICLKCLR0_DUART0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DUART0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DUART0_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_DUART0_OFFSET 0xa8 #define GC_PMU_PERICLKCLR0_DUART1_LSB 0x19 #define GC_PMU_PERICLKCLR0_DUART1_MASK 0x2000000 #define GC_PMU_PERICLKCLR0_DUART1_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DUART1_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DUART1_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_DUART1_OFFSET 0xa8 #define GC_PMU_PERICLKCLR0_DUART2_LSB 0x1a #define GC_PMU_PERICLKCLR0_DUART2_MASK 0x4000000 #define GC_PMU_PERICLKCLR0_DUART2_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DUART2_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DUART2_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_DUART2_OFFSET 0xa8 #define GC_PMU_PERICLKCLR0_DUSB0_LSB 0x1b #define GC_PMU_PERICLKCLR0_DUSB0_MASK 0x8000000 #define GC_PMU_PERICLKCLR0_DUSB0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DUSB0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DUSB0_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_DUSB0_OFFSET 0xa8 #define GC_PMU_PERICLKCLR0_DUSB0_USB_PHY_LSB 0x1c #define GC_PMU_PERICLKCLR0_DUSB0_USB_PHY_MASK 0x10000000 #define GC_PMU_PERICLKCLR0_DUSB0_USB_PHY_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DUSB0_USB_PHY_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DUSB0_USB_PHY_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_DUSB0_USB_PHY_OFFSET 0xa8 #define GC_PMU_PERICLKCLR0_DWATCHDOG0_LSB 0x1d #define GC_PMU_PERICLKCLR0_DWATCHDOG0_MASK 0x20000000 #define GC_PMU_PERICLKCLR0_DWATCHDOG0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DWATCHDOG0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DWATCHDOG0_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_DWATCHDOG0_OFFSET 0xa8 #define GC_PMU_PERICLKCLR0_DXO0_LSB 0x1e #define GC_PMU_PERICLKCLR0_DXO0_MASK 0x40000000 #define GC_PMU_PERICLKCLR0_DXO0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_DXO0_DEFAULT 0x0 -#define GC_PMU_PERICLKCLR0_DXO0_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_DXO0_OFFSET 0xa8 #define GC_PMU_PERICLKCLR0_PERI0_LSB 0x1f #define GC_PMU_PERICLKCLR0_PERI0_MASK 0x80000000 #define GC_PMU_PERICLKCLR0_PERI0_SIZE 0x1 #define GC_PMU_PERICLKCLR0_PERI0_DEFAULT 0x1 -#define GC_PMU_PERICLKCLR0_PERI0_OFFSET 0xa0 +#define GC_PMU_PERICLKCLR0_PERI0_OFFSET 0xa8 #define GC_PMU_PERICLKSET1_PERI1_LSB 0x0 #define GC_PMU_PERICLKSET1_PERI1_MASK 0x1 #define GC_PMU_PERICLKSET1_PERI1_SIZE 0x1 #define GC_PMU_PERICLKSET1_PERI1_DEFAULT 0x1 -#define GC_PMU_PERICLKSET1_PERI1_OFFSET 0xa4 +#define GC_PMU_PERICLKSET1_PERI1_OFFSET 0xac #define GC_PMU_PERICLKSET1_PERI_MATRIX_LSB 0x1 #define GC_PMU_PERICLKSET1_PERI_MATRIX_MASK 0x2 #define GC_PMU_PERICLKSET1_PERI_MATRIX_SIZE 0x1 #define GC_PMU_PERICLKSET1_PERI_MATRIX_DEFAULT 0x1 -#define GC_PMU_PERICLKSET1_PERI_MATRIX_OFFSET 0xa4 +#define GC_PMU_PERICLKSET1_PERI_MATRIX_OFFSET 0xac #define GC_PMU_PERICLKCLR1_PERI1_LSB 0x0 #define GC_PMU_PERICLKCLR1_PERI1_MASK 0x1 #define GC_PMU_PERICLKCLR1_PERI1_SIZE 0x1 #define GC_PMU_PERICLKCLR1_PERI1_DEFAULT 0x1 -#define GC_PMU_PERICLKCLR1_PERI1_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR1_PERI1_OFFSET 0xb0 #define GC_PMU_PERICLKCLR1_PERI_MATRIX_LSB 0x1 #define GC_PMU_PERICLKCLR1_PERI_MATRIX_MASK 0x2 #define GC_PMU_PERICLKCLR1_PERI_MATRIX_SIZE 0x1 #define GC_PMU_PERICLKCLR1_PERI_MATRIX_DEFAULT 0x1 -#define GC_PMU_PERICLKCLR1_PERI_MATRIX_OFFSET 0xa8 +#define GC_PMU_PERICLKCLR1_PERI_MATRIX_OFFSET 0xb0 #define GC_PMU_PERIGATEONSLEEPSET0_DAES0_LSB 0x0 #define GC_PMU_PERIGATEONSLEEPSET0_DAES0_MASK 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DAES0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DAES0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DAES0_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_DAES0_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPSET0_DAES1_LSB 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DAES1_MASK 0x2 #define GC_PMU_PERIGATEONSLEEPSET0_DAES1_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DAES1_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DAES1_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_DAES1_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPSET0_DCAMO0_LSB 0x2 #define GC_PMU_PERIGATEONSLEEPSET0_DCAMO0_MASK 0x4 #define GC_PMU_PERIGATEONSLEEPSET0_DCAMO0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DCAMO0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DCAMO0_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_DCAMO0_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPSET0_DFLASH0_LSB 0x3 #define GC_PMU_PERIGATEONSLEEPSET0_DFLASH0_MASK 0x8 #define GC_PMU_PERIGATEONSLEEPSET0_DFLASH0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DFLASH0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DFLASH0_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_DFLASH0_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPSET0_DGPIO0_LSB 0x4 #define GC_PMU_PERIGATEONSLEEPSET0_DGPIO0_MASK 0x10 #define GC_PMU_PERIGATEONSLEEPSET0_DGPIO0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DGPIO0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DGPIO0_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_DGPIO0_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPSET0_DGPIO1_LSB 0x5 #define GC_PMU_PERIGATEONSLEEPSET0_DGPIO1_MASK 0x20 #define GC_PMU_PERIGATEONSLEEPSET0_DGPIO1_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DGPIO1_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DGPIO1_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_DGPIO1_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPSET0_DI2C0_LSB 0x6 #define GC_PMU_PERIGATEONSLEEPSET0_DI2C0_MASK 0x40 #define GC_PMU_PERIGATEONSLEEPSET0_DI2C0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DI2C0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DI2C0_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_DI2C0_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPSET0_DI2C1_LSB 0x7 #define GC_PMU_PERIGATEONSLEEPSET0_DI2C1_MASK 0x80 #define GC_PMU_PERIGATEONSLEEPSET0_DI2C1_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DI2C1_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DI2C1_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_DI2C1_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPSET0_DI2CS0_LSB 0x8 #define GC_PMU_PERIGATEONSLEEPSET0_DI2CS0_MASK 0x100 #define GC_PMU_PERIGATEONSLEEPSET0_DI2CS0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DI2CS0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DI2CS0_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_DI2CS0_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPSET0_DMAU_LSB 0x9 #define GC_PMU_PERIGATEONSLEEPSET0_DMAU_MASK 0x200 #define GC_PMU_PERIGATEONSLEEPSET0_DMAU_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DMAU_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPSET0_DMAU_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_DMAU_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPSET0_DPAU_LSB 0xa #define GC_PMU_PERIGATEONSLEEPSET0_DPAU_MASK 0x400 #define GC_PMU_PERIGATEONSLEEPSET0_DPAU_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DPAU_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPSET0_DPAU_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_DPAU_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPSET0_DPINMUX_LSB 0xb #define GC_PMU_PERIGATEONSLEEPSET0_DPINMUX_MASK 0x800 #define GC_PMU_PERIGATEONSLEEPSET0_DPINMUX_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DPINMUX_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPSET0_DPINMUX_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_DPINMUX_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPSET0_DPMU_LSB 0xc #define GC_PMU_PERIGATEONSLEEPSET0_DPMU_MASK 0x1000 #define GC_PMU_PERIGATEONSLEEPSET0_DPMU_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DPMU_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DPMU_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_DPMU_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPSET0_DRBOX0_LSB 0xd #define GC_PMU_PERIGATEONSLEEPSET0_DRBOX0_MASK 0x2000 #define GC_PMU_PERIGATEONSLEEPSET0_DRBOX0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DRBOX0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DRBOX0_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_DRBOX0_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPSET0_DRTC0_LSB 0xe #define GC_PMU_PERIGATEONSLEEPSET0_DRTC0_MASK 0x4000 #define GC_PMU_PERIGATEONSLEEPSET0_DRTC0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DRTC0_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPSET0_DRTC0_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_DRTC0_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPSET0_DSHA0_LSB 0xf #define GC_PMU_PERIGATEONSLEEPSET0_DSHA0_MASK 0x8000 #define GC_PMU_PERIGATEONSLEEPSET0_DSHA0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DSHA0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DSHA0_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_DSHA0_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPSET0_DSPI0_LSB 0x10 #define GC_PMU_PERIGATEONSLEEPSET0_DSPI0_MASK 0x10000 #define GC_PMU_PERIGATEONSLEEPSET0_DSPI0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DSPI0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DSPI0_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_DSPI0_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPSET0_DSPS0_LSB 0x11 #define GC_PMU_PERIGATEONSLEEPSET0_DSPS0_MASK 0x20000 #define GC_PMU_PERIGATEONSLEEPSET0_DSPS0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DSPS0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DSPS0_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_DSPS0_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPSET0_DSWDP0_LSB 0x12 #define GC_PMU_PERIGATEONSLEEPSET0_DSWDP0_MASK 0x40000 #define GC_PMU_PERIGATEONSLEEPSET0_DSWDP0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DSWDP0_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPSET0_DSWDP0_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_DSWDP0_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPSET0_DTEMP0_LSB 0x13 #define GC_PMU_PERIGATEONSLEEPSET0_DTEMP0_MASK 0x80000 #define GC_PMU_PERIGATEONSLEEPSET0_DTEMP0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DTEMP0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DTEMP0_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_DTEMP0_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPSET0_DTIMEHS0_LSB 0x14 #define GC_PMU_PERIGATEONSLEEPSET0_DTIMEHS0_MASK 0x100000 #define GC_PMU_PERIGATEONSLEEPSET0_DTIMEHS0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DTIMEHS0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DTIMEHS0_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_DTIMEHS0_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPSET0_DTIMEHS1_LSB 0x15 #define GC_PMU_PERIGATEONSLEEPSET0_DTIMEHS1_MASK 0x200000 #define GC_PMU_PERIGATEONSLEEPSET0_DTIMEHS1_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DTIMEHS1_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DTIMEHS1_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_DTIMEHS1_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPSET0_DTIMELS0_LSB 0x16 #define GC_PMU_PERIGATEONSLEEPSET0_DTIMELS0_MASK 0x400000 #define GC_PMU_PERIGATEONSLEEPSET0_DTIMELS0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DTIMELS0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DTIMELS0_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_DTIMELS0_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPSET0_DTRNG0_LSB 0x17 #define GC_PMU_PERIGATEONSLEEPSET0_DTRNG0_MASK 0x800000 #define GC_PMU_PERIGATEONSLEEPSET0_DTRNG0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DTRNG0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DTRNG0_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_DTRNG0_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPSET0_DUART0_LSB 0x18 #define GC_PMU_PERIGATEONSLEEPSET0_DUART0_MASK 0x1000000 #define GC_PMU_PERIGATEONSLEEPSET0_DUART0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DUART0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DUART0_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_DUART0_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPSET0_DUART1_LSB 0x19 #define GC_PMU_PERIGATEONSLEEPSET0_DUART1_MASK 0x2000000 #define GC_PMU_PERIGATEONSLEEPSET0_DUART1_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DUART1_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DUART1_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_DUART1_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPSET0_DUART2_LSB 0x1a #define GC_PMU_PERIGATEONSLEEPSET0_DUART2_MASK 0x4000000 #define GC_PMU_PERIGATEONSLEEPSET0_DUART2_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DUART2_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DUART2_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_DUART2_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPSET0_DUSB0_LSB 0x1b #define GC_PMU_PERIGATEONSLEEPSET0_DUSB0_MASK 0x8000000 #define GC_PMU_PERIGATEONSLEEPSET0_DUSB0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DUSB0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DUSB0_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_DUSB0_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPSET0_DUSB0_USB_PHY_LSB 0x1c #define GC_PMU_PERIGATEONSLEEPSET0_DUSB0_USB_PHY_MASK 0x10000000 #define GC_PMU_PERIGATEONSLEEPSET0_DUSB0_USB_PHY_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DUSB0_USB_PHY_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DUSB0_USB_PHY_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_DUSB0_USB_PHY_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPSET0_DWATCHDOG0_LSB 0x1d #define GC_PMU_PERIGATEONSLEEPSET0_DWATCHDOG0_MASK 0x20000000 #define GC_PMU_PERIGATEONSLEEPSET0_DWATCHDOG0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DWATCHDOG0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPSET0_DWATCHDOG0_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_DWATCHDOG0_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPSET0_DXO0_LSB 0x1e #define GC_PMU_PERIGATEONSLEEPSET0_DXO0_MASK 0x40000000 #define GC_PMU_PERIGATEONSLEEPSET0_DXO0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_DXO0_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPSET0_DXO0_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_DXO0_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPSET0_PERI0_LSB 0x1f #define GC_PMU_PERIGATEONSLEEPSET0_PERI0_MASK 0x80000000 #define GC_PMU_PERIGATEONSLEEPSET0_PERI0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET0_PERI0_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPSET0_PERI0_OFFSET 0xac +#define GC_PMU_PERIGATEONSLEEPSET0_PERI0_OFFSET 0xb4 #define GC_PMU_PERIGATEONSLEEPCLR0_DAES0_LSB 0x0 #define GC_PMU_PERIGATEONSLEEPCLR0_DAES0_MASK 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DAES0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DAES0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DAES0_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_DAES0_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPCLR0_DAES1_LSB 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DAES1_MASK 0x2 #define GC_PMU_PERIGATEONSLEEPCLR0_DAES1_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DAES1_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DAES1_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_DAES1_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPCLR0_DCAMO0_LSB 0x2 #define GC_PMU_PERIGATEONSLEEPCLR0_DCAMO0_MASK 0x4 #define GC_PMU_PERIGATEONSLEEPCLR0_DCAMO0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DCAMO0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DCAMO0_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_DCAMO0_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPCLR0_DFLASH0_LSB 0x3 #define GC_PMU_PERIGATEONSLEEPCLR0_DFLASH0_MASK 0x8 #define GC_PMU_PERIGATEONSLEEPCLR0_DFLASH0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DFLASH0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DFLASH0_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_DFLASH0_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPCLR0_DGPIO0_LSB 0x4 #define GC_PMU_PERIGATEONSLEEPCLR0_DGPIO0_MASK 0x10 #define GC_PMU_PERIGATEONSLEEPCLR0_DGPIO0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DGPIO0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DGPIO0_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_DGPIO0_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPCLR0_DGPIO1_LSB 0x5 #define GC_PMU_PERIGATEONSLEEPCLR0_DGPIO1_MASK 0x20 #define GC_PMU_PERIGATEONSLEEPCLR0_DGPIO1_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DGPIO1_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DGPIO1_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_DGPIO1_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPCLR0_DI2C0_LSB 0x6 #define GC_PMU_PERIGATEONSLEEPCLR0_DI2C0_MASK 0x40 #define GC_PMU_PERIGATEONSLEEPCLR0_DI2C0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DI2C0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DI2C0_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_DI2C0_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPCLR0_DI2C1_LSB 0x7 #define GC_PMU_PERIGATEONSLEEPCLR0_DI2C1_MASK 0x80 #define GC_PMU_PERIGATEONSLEEPCLR0_DI2C1_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DI2C1_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DI2C1_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_DI2C1_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPCLR0_DI2CS0_LSB 0x8 #define GC_PMU_PERIGATEONSLEEPCLR0_DI2CS0_MASK 0x100 #define GC_PMU_PERIGATEONSLEEPCLR0_DI2CS0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DI2CS0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DI2CS0_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_DI2CS0_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPCLR0_DMAU_LSB 0x9 #define GC_PMU_PERIGATEONSLEEPCLR0_DMAU_MASK 0x200 #define GC_PMU_PERIGATEONSLEEPCLR0_DMAU_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DMAU_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPCLR0_DMAU_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_DMAU_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPCLR0_DPAU_LSB 0xa #define GC_PMU_PERIGATEONSLEEPCLR0_DPAU_MASK 0x400 #define GC_PMU_PERIGATEONSLEEPCLR0_DPAU_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DPAU_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPCLR0_DPAU_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_DPAU_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPCLR0_DPINMUX_LSB 0xb #define GC_PMU_PERIGATEONSLEEPCLR0_DPINMUX_MASK 0x800 #define GC_PMU_PERIGATEONSLEEPCLR0_DPINMUX_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DPINMUX_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPCLR0_DPINMUX_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_DPINMUX_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPCLR0_DPMU_LSB 0xc #define GC_PMU_PERIGATEONSLEEPCLR0_DPMU_MASK 0x1000 #define GC_PMU_PERIGATEONSLEEPCLR0_DPMU_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DPMU_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DPMU_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_DPMU_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPCLR0_DRBOX0_LSB 0xd #define GC_PMU_PERIGATEONSLEEPCLR0_DRBOX0_MASK 0x2000 #define GC_PMU_PERIGATEONSLEEPCLR0_DRBOX0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DRBOX0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DRBOX0_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_DRBOX0_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPCLR0_DRTC0_LSB 0xe #define GC_PMU_PERIGATEONSLEEPCLR0_DRTC0_MASK 0x4000 #define GC_PMU_PERIGATEONSLEEPCLR0_DRTC0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DRTC0_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPCLR0_DRTC0_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_DRTC0_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPCLR0_DSHA0_LSB 0xf #define GC_PMU_PERIGATEONSLEEPCLR0_DSHA0_MASK 0x8000 #define GC_PMU_PERIGATEONSLEEPCLR0_DSHA0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DSHA0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DSHA0_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_DSHA0_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPCLR0_DSPI0_LSB 0x10 #define GC_PMU_PERIGATEONSLEEPCLR0_DSPI0_MASK 0x10000 #define GC_PMU_PERIGATEONSLEEPCLR0_DSPI0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DSPI0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DSPI0_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_DSPI0_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPCLR0_DSPS0_LSB 0x11 #define GC_PMU_PERIGATEONSLEEPCLR0_DSPS0_MASK 0x20000 #define GC_PMU_PERIGATEONSLEEPCLR0_DSPS0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DSPS0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DSPS0_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_DSPS0_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPCLR0_DSWDP0_LSB 0x12 #define GC_PMU_PERIGATEONSLEEPCLR0_DSWDP0_MASK 0x40000 #define GC_PMU_PERIGATEONSLEEPCLR0_DSWDP0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DSWDP0_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPCLR0_DSWDP0_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_DSWDP0_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPCLR0_DTEMP0_LSB 0x13 #define GC_PMU_PERIGATEONSLEEPCLR0_DTEMP0_MASK 0x80000 #define GC_PMU_PERIGATEONSLEEPCLR0_DTEMP0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DTEMP0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DTEMP0_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_DTEMP0_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPCLR0_DTIMEHS0_LSB 0x14 #define GC_PMU_PERIGATEONSLEEPCLR0_DTIMEHS0_MASK 0x100000 #define GC_PMU_PERIGATEONSLEEPCLR0_DTIMEHS0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DTIMEHS0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DTIMEHS0_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_DTIMEHS0_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPCLR0_DTIMEHS1_LSB 0x15 #define GC_PMU_PERIGATEONSLEEPCLR0_DTIMEHS1_MASK 0x200000 #define GC_PMU_PERIGATEONSLEEPCLR0_DTIMEHS1_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DTIMEHS1_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DTIMEHS1_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_DTIMEHS1_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPCLR0_DTIMELS0_LSB 0x16 #define GC_PMU_PERIGATEONSLEEPCLR0_DTIMELS0_MASK 0x400000 #define GC_PMU_PERIGATEONSLEEPCLR0_DTIMELS0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DTIMELS0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DTIMELS0_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_DTIMELS0_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPCLR0_DTRNG0_LSB 0x17 #define GC_PMU_PERIGATEONSLEEPCLR0_DTRNG0_MASK 0x800000 #define GC_PMU_PERIGATEONSLEEPCLR0_DTRNG0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DTRNG0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DTRNG0_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_DTRNG0_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPCLR0_DUART0_LSB 0x18 #define GC_PMU_PERIGATEONSLEEPCLR0_DUART0_MASK 0x1000000 #define GC_PMU_PERIGATEONSLEEPCLR0_DUART0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DUART0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DUART0_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_DUART0_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPCLR0_DUART1_LSB 0x19 #define GC_PMU_PERIGATEONSLEEPCLR0_DUART1_MASK 0x2000000 #define GC_PMU_PERIGATEONSLEEPCLR0_DUART1_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DUART1_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DUART1_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_DUART1_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPCLR0_DUART2_LSB 0x1a #define GC_PMU_PERIGATEONSLEEPCLR0_DUART2_MASK 0x4000000 #define GC_PMU_PERIGATEONSLEEPCLR0_DUART2_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DUART2_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DUART2_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_DUART2_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPCLR0_DUSB0_LSB 0x1b #define GC_PMU_PERIGATEONSLEEPCLR0_DUSB0_MASK 0x8000000 #define GC_PMU_PERIGATEONSLEEPCLR0_DUSB0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DUSB0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DUSB0_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_DUSB0_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPCLR0_DUSB0_USB_PHY_LSB 0x1c #define GC_PMU_PERIGATEONSLEEPCLR0_DUSB0_USB_PHY_MASK 0x10000000 #define GC_PMU_PERIGATEONSLEEPCLR0_DUSB0_USB_PHY_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DUSB0_USB_PHY_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DUSB0_USB_PHY_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_DUSB0_USB_PHY_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPCLR0_DWATCHDOG0_LSB 0x1d #define GC_PMU_PERIGATEONSLEEPCLR0_DWATCHDOG0_MASK 0x20000000 #define GC_PMU_PERIGATEONSLEEPCLR0_DWATCHDOG0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DWATCHDOG0_DEFAULT 0x0 -#define GC_PMU_PERIGATEONSLEEPCLR0_DWATCHDOG0_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_DWATCHDOG0_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPCLR0_DXO0_LSB 0x1e #define GC_PMU_PERIGATEONSLEEPCLR0_DXO0_MASK 0x40000000 #define GC_PMU_PERIGATEONSLEEPCLR0_DXO0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_DXO0_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPCLR0_DXO0_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_DXO0_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPCLR0_PERI0_LSB 0x1f #define GC_PMU_PERIGATEONSLEEPCLR0_PERI0_MASK 0x80000000 #define GC_PMU_PERIGATEONSLEEPCLR0_PERI0_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR0_PERI0_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPCLR0_PERI0_OFFSET 0xb0 +#define GC_PMU_PERIGATEONSLEEPCLR0_PERI0_OFFSET 0xb8 #define GC_PMU_PERIGATEONSLEEPSET1_PERI1_LSB 0x0 #define GC_PMU_PERIGATEONSLEEPSET1_PERI1_MASK 0x1 #define GC_PMU_PERIGATEONSLEEPSET1_PERI1_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET1_PERI1_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPSET1_PERI1_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET1_PERI1_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPSET1_PERI_MATRIX_LSB 0x1 #define GC_PMU_PERIGATEONSLEEPSET1_PERI_MATRIX_MASK 0x2 #define GC_PMU_PERIGATEONSLEEPSET1_PERI_MATRIX_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPSET1_PERI_MATRIX_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPSET1_PERI_MATRIX_OFFSET 0xb4 +#define GC_PMU_PERIGATEONSLEEPSET1_PERI_MATRIX_OFFSET 0xbc #define GC_PMU_PERIGATEONSLEEPCLR1_PERI1_LSB 0x0 #define GC_PMU_PERIGATEONSLEEPCLR1_PERI1_MASK 0x1 #define GC_PMU_PERIGATEONSLEEPCLR1_PERI1_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR1_PERI1_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPCLR1_PERI1_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR1_PERI1_OFFSET 0xc0 #define GC_PMU_PERIGATEONSLEEPCLR1_PERI_MATRIX_LSB 0x1 #define GC_PMU_PERIGATEONSLEEPCLR1_PERI_MATRIX_MASK 0x2 #define GC_PMU_PERIGATEONSLEEPCLR1_PERI_MATRIX_SIZE 0x1 #define GC_PMU_PERIGATEONSLEEPCLR1_PERI_MATRIX_DEFAULT 0x1 -#define GC_PMU_PERIGATEONSLEEPCLR1_PERI_MATRIX_OFFSET 0xb8 +#define GC_PMU_PERIGATEONSLEEPCLR1_PERI_MATRIX_OFFSET 0xc0 #define GC_PMU_CLK0_HCLKGATEEN_LSB 0x0 #define GC_PMU_CLK0_HCLKGATEEN_MASK 0x1 #define GC_PMU_CLK0_HCLKGATEEN_SIZE 0x1 #define GC_PMU_CLK0_HCLKGATEEN_DEFAULT 0x1 -#define GC_PMU_CLK0_HCLKGATEEN_OFFSET 0xbc +#define GC_PMU_CLK0_HCLKGATEEN_OFFSET 0xc4 #define GC_PMU_CLK0_DAPCLKGATEEN_LSB 0x1 #define GC_PMU_CLK0_DAPCLKGATEEN_MASK 0x2 #define GC_PMU_CLK0_DAPCLKGATEEN_SIZE 0x1 #define GC_PMU_CLK0_DAPCLKGATEEN_DEFAULT 0x1 -#define GC_PMU_CLK0_DAPCLKGATEEN_OFFSET 0xbc +#define GC_PMU_CLK0_DAPCLKGATEEN_OFFSET 0xc4 #define GC_PMU_CLK0_TPIUGATEEN_LSB 0x2 #define GC_PMU_CLK0_TPIUGATEEN_MASK 0x4 #define GC_PMU_CLK0_TPIUGATEEN_SIZE 0x1 #define GC_PMU_CLK0_TPIUGATEEN_DEFAULT 0x1 -#define GC_PMU_CLK0_TPIUGATEEN_OFFSET 0xbc +#define GC_PMU_CLK0_TPIUGATEEN_OFFSET 0xc4 #define GC_PMU_CLK0_FCLKEN_LSB 0x3 #define GC_PMU_CLK0_FCLKEN_MASK 0x8 #define GC_PMU_CLK0_FCLKEN_SIZE 0x1 #define GC_PMU_CLK0_FCLKEN_DEFAULT 0x1 -#define GC_PMU_CLK0_FCLKEN_OFFSET 0xbc +#define GC_PMU_CLK0_FCLKEN_OFFSET 0xc4 #define GC_PMU_CLK0_DAPCLKEN_LSB 0x4 #define GC_PMU_CLK0_DAPCLKEN_MASK 0x10 #define GC_PMU_CLK0_DAPCLKEN_SIZE 0x1 #define GC_PMU_CLK0_DAPCLKEN_DEFAULT 0x1 -#define GC_PMU_CLK0_DAPCLKEN_OFFSET 0xbc +#define GC_PMU_CLK0_DAPCLKEN_OFFSET 0xc4 #define GC_PMU_CLK0_TPIUCLKEN_LSB 0x5 #define GC_PMU_CLK0_TPIUCLKEN_MASK 0x20 #define GC_PMU_CLK0_TPIUCLKEN_SIZE 0x1 #define GC_PMU_CLK0_TPIUCLKEN_DEFAULT 0x0 -#define GC_PMU_CLK0_TPIUCLKEN_OFFSET 0xbc +#define GC_PMU_CLK0_TPIUCLKEN_OFFSET 0xc4 #define GC_PMU_CLK0_TRACECLKEN_LSB 0x6 #define GC_PMU_CLK0_TRACECLKEN_MASK 0x40 #define GC_PMU_CLK0_TRACECLKEN_SIZE 0x1 #define GC_PMU_CLK0_TRACECLKEN_DEFAULT 0x0 -#define GC_PMU_CLK0_TRACECLKEN_OFFSET 0xbc +#define GC_PMU_CLK0_TRACECLKEN_OFFSET 0xc4 #define GC_PMU_CLK1_HCLKGATEEN_LSB 0x0 #define GC_PMU_CLK1_HCLKGATEEN_MASK 0x1 #define GC_PMU_CLK1_HCLKGATEEN_SIZE 0x1 #define GC_PMU_CLK1_HCLKGATEEN_DEFAULT 0x1 -#define GC_PMU_CLK1_HCLKGATEEN_OFFSET 0xc0 +#define GC_PMU_CLK1_HCLKGATEEN_OFFSET 0xc8 #define GC_PMU_CLK1_DAPCLKGATEEN_LSB 0x1 #define GC_PMU_CLK1_DAPCLKGATEEN_MASK 0x2 #define GC_PMU_CLK1_DAPCLKGATEEN_SIZE 0x1 #define GC_PMU_CLK1_DAPCLKGATEEN_DEFAULT 0x1 -#define GC_PMU_CLK1_DAPCLKGATEEN_OFFSET 0xc0 +#define GC_PMU_CLK1_DAPCLKGATEEN_OFFSET 0xc8 #define GC_PMU_CLK1_TPIUGATEEN_LSB 0x2 #define GC_PMU_CLK1_TPIUGATEEN_MASK 0x4 #define GC_PMU_CLK1_TPIUGATEEN_SIZE 0x1 #define GC_PMU_CLK1_TPIUGATEEN_DEFAULT 0x1 -#define GC_PMU_CLK1_TPIUGATEEN_OFFSET 0xc0 +#define GC_PMU_CLK1_TPIUGATEEN_OFFSET 0xc8 #define GC_PMU_CLK1_FCLKEN_LSB 0x3 #define GC_PMU_CLK1_FCLKEN_MASK 0x8 #define GC_PMU_CLK1_FCLKEN_SIZE 0x1 #define GC_PMU_CLK1_FCLKEN_DEFAULT 0x1 -#define GC_PMU_CLK1_FCLKEN_OFFSET 0xc0 +#define GC_PMU_CLK1_FCLKEN_OFFSET 0xc8 #define GC_PMU_CLK1_DAPCLKEN_LSB 0x4 #define GC_PMU_CLK1_DAPCLKEN_MASK 0x10 #define GC_PMU_CLK1_DAPCLKEN_SIZE 0x1 #define GC_PMU_CLK1_DAPCLKEN_DEFAULT 0x1 -#define GC_PMU_CLK1_DAPCLKEN_OFFSET 0xc0 +#define GC_PMU_CLK1_DAPCLKEN_OFFSET 0xc8 #define GC_PMU_CLK1_TPIUCLKEN_LSB 0x5 #define GC_PMU_CLK1_TPIUCLKEN_MASK 0x20 #define GC_PMU_CLK1_TPIUCLKEN_SIZE 0x1 #define GC_PMU_CLK1_TPIUCLKEN_DEFAULT 0x0 -#define GC_PMU_CLK1_TPIUCLKEN_OFFSET 0xc0 +#define GC_PMU_CLK1_TPIUCLKEN_OFFSET 0xc8 #define GC_PMU_CLK1_TRACECLKEN_LSB 0x6 #define GC_PMU_CLK1_TRACECLKEN_MASK 0x40 #define GC_PMU_CLK1_TRACECLKEN_SIZE 0x1 #define GC_PMU_CLK1_TRACECLKEN_DEFAULT 0x0 -#define GC_PMU_CLK1_TRACECLKEN_OFFSET 0xc0 -#define GC_PMU_RST0_DUART2_LSB 0x0 -#define GC_PMU_RST0_DUART2_MASK 0x1 -#define GC_PMU_RST0_DUART2_SIZE 0x1 -#define GC_PMU_RST0_DUART2_DEFAULT 0x0 -#define GC_PMU_RST0_DUART2_OFFSET 0xc4 -#define GC_PMU_RST0_DPINMUX_LSB 0x1 -#define GC_PMU_RST0_DPINMUX_MASK 0x2 +#define GC_PMU_CLK1_TRACECLKEN_OFFSET 0xc8 +#define GC_PMU_RST0_DTRNG0_LSB 0x0 +#define GC_PMU_RST0_DTRNG0_MASK 0x1 +#define GC_PMU_RST0_DTRNG0_SIZE 0x1 +#define GC_PMU_RST0_DTRNG0_DEFAULT 0x0 +#define GC_PMU_RST0_DTRNG0_OFFSET 0xcc +#define GC_PMU_RST0_DXO0_LSB 0x1 +#define GC_PMU_RST0_DXO0_MASK 0x2 +#define GC_PMU_RST0_DXO0_SIZE 0x1 +#define GC_PMU_RST0_DXO0_DEFAULT 0x0 +#define GC_PMU_RST0_DXO0_OFFSET 0xcc +#define GC_PMU_RST0_DPINMUX_LSB 0x2 +#define GC_PMU_RST0_DPINMUX_MASK 0x4 #define GC_PMU_RST0_DPINMUX_SIZE 0x1 #define GC_PMU_RST0_DPINMUX_DEFAULT 0x0 -#define GC_PMU_RST0_DPINMUX_OFFSET 0xc4 -#define GC_PMU_RST0_DUART0_LSB 0x2 -#define GC_PMU_RST0_DUART0_MASK 0x4 -#define GC_PMU_RST0_DUART0_SIZE 0x1 -#define GC_PMU_RST0_DUART0_DEFAULT 0x0 -#define GC_PMU_RST0_DUART0_OFFSET 0xc4 +#define GC_PMU_RST0_DPINMUX_OFFSET 0xcc #define GC_PMU_RST0_DFLASH0_LSB 0x3 #define GC_PMU_RST0_DFLASH0_MASK 0x8 #define GC_PMU_RST0_DFLASH0_SIZE 0x1 #define GC_PMU_RST0_DFLASH0_DEFAULT 0x0 -#define GC_PMU_RST0_DFLASH0_OFFSET 0xc4 +#define GC_PMU_RST0_DFLASH0_OFFSET 0xcc #define GC_PMU_RST0_PERI_MATRIX_LSB 0x4 #define GC_PMU_RST0_PERI_MATRIX_MASK 0x10 #define GC_PMU_RST0_PERI_MATRIX_SIZE 0x1 #define GC_PMU_RST0_PERI_MATRIX_DEFAULT 0x0 -#define GC_PMU_RST0_PERI_MATRIX_OFFSET 0xc4 +#define GC_PMU_RST0_PERI_MATRIX_OFFSET 0xcc #define GC_PMU_RST0_DSWDP0_LSB 0x5 #define GC_PMU_RST0_DSWDP0_MASK 0x20 #define GC_PMU_RST0_DSWDP0_SIZE 0x1 #define GC_PMU_RST0_DSWDP0_DEFAULT 0x0 -#define GC_PMU_RST0_DSWDP0_OFFSET 0xc4 +#define GC_PMU_RST0_DSWDP0_OFFSET 0xcc #define GC_PMU_RST0_DTIMELS0_LSB 0x6 #define GC_PMU_RST0_DTIMELS0_MASK 0x40 #define GC_PMU_RST0_DTIMELS0_SIZE 0x1 #define GC_PMU_RST0_DTIMELS0_DEFAULT 0x0 -#define GC_PMU_RST0_DTIMELS0_OFFSET 0xc4 +#define GC_PMU_RST0_DTIMELS0_OFFSET 0xcc #define GC_PMU_RST0_DAES0_LSB 0x7 #define GC_PMU_RST0_DAES0_MASK 0x80 #define GC_PMU_RST0_DAES0_SIZE 0x1 #define GC_PMU_RST0_DAES0_DEFAULT 0x0 -#define GC_PMU_RST0_DAES0_OFFSET 0xc4 -#define GC_PMU_RST0_DPMU_LSB 0x8 -#define GC_PMU_RST0_DPMU_MASK 0x100 +#define GC_PMU_RST0_DAES0_OFFSET 0xcc +#define GC_PMU_RST0_DUART0_LSB 0x8 +#define GC_PMU_RST0_DUART0_MASK 0x100 +#define GC_PMU_RST0_DUART0_SIZE 0x1 +#define GC_PMU_RST0_DUART0_DEFAULT 0x0 +#define GC_PMU_RST0_DUART0_OFFSET 0xcc +#define GC_PMU_RST0_DI2C0_LSB 0x9 +#define GC_PMU_RST0_DI2C0_MASK 0x200 +#define GC_PMU_RST0_DI2C0_SIZE 0x1 +#define GC_PMU_RST0_DI2C0_DEFAULT 0x0 +#define GC_PMU_RST0_DI2C0_OFFSET 0xcc +#define GC_PMU_RST0_DTEMP0_LSB 0xa +#define GC_PMU_RST0_DTEMP0_MASK 0x400 +#define GC_PMU_RST0_DTEMP0_SIZE 0x1 +#define GC_PMU_RST0_DTEMP0_DEFAULT 0x0 +#define GC_PMU_RST0_DTEMP0_OFFSET 0xcc +#define GC_PMU_RST0_DPMU_LSB 0xb +#define GC_PMU_RST0_DPMU_MASK 0x800 #define GC_PMU_RST0_DPMU_SIZE 0x1 #define GC_PMU_RST0_DPMU_DEFAULT 0x0 -#define GC_PMU_RST0_DPMU_OFFSET 0xc4 -#define GC_PMU_RST0_DSPS0_LSB 0x9 -#define GC_PMU_RST0_DSPS0_MASK 0x200 +#define GC_PMU_RST0_DPMU_OFFSET 0xcc +#define GC_PMU_RST0_DSPS0_LSB 0xc +#define GC_PMU_RST0_DSPS0_MASK 0x1000 #define GC_PMU_RST0_DSPS0_SIZE 0x1 #define GC_PMU_RST0_DSPS0_DEFAULT 0x0 -#define GC_PMU_RST0_DSPS0_OFFSET 0xc4 -#define GC_PMU_RST0_DUSB0_LSB 0xa -#define GC_PMU_RST0_DUSB0_MASK 0x400 +#define GC_PMU_RST0_DSPS0_OFFSET 0xcc +#define GC_PMU_RST0_DUSB0_LSB 0xd +#define GC_PMU_RST0_DUSB0_MASK 0x2000 #define GC_PMU_RST0_DUSB0_SIZE 0x1 #define GC_PMU_RST0_DUSB0_DEFAULT 0x0 -#define GC_PMU_RST0_DUSB0_OFFSET 0xc4 -#define GC_PMU_RST0_DTIMEHS0_LSB 0xb -#define GC_PMU_RST0_DTIMEHS0_MASK 0x800 -#define GC_PMU_RST0_DTIMEHS0_SIZE 0x1 -#define GC_PMU_RST0_DTIMEHS0_DEFAULT 0x0 -#define GC_PMU_RST0_DTIMEHS0_OFFSET 0xc4 -#define GC_PMU_RST0_DI2CS0_LSB 0xc -#define GC_PMU_RST0_DI2CS0_MASK 0x1000 -#define GC_PMU_RST0_DI2CS0_SIZE 0x1 -#define GC_PMU_RST0_DI2CS0_DEFAULT 0x0 -#define GC_PMU_RST0_DI2CS0_OFFSET 0xc4 -#define GC_PMU_RST0_DAES1_LSB 0xd -#define GC_PMU_RST0_DAES1_MASK 0x2000 -#define GC_PMU_RST0_DAES1_SIZE 0x1 -#define GC_PMU_RST0_DAES1_DEFAULT 0x0 -#define GC_PMU_RST0_DAES1_OFFSET 0xc4 -#define GC_PMU_RST0_DI2C0_LSB 0xe -#define GC_PMU_RST0_DI2C0_MASK 0x4000 -#define GC_PMU_RST0_DI2C0_SIZE 0x1 -#define GC_PMU_RST0_DI2C0_DEFAULT 0x0 -#define GC_PMU_RST0_DI2C0_OFFSET 0xc4 -#define GC_PMU_RST0_DTEMP0_LSB 0xf -#define GC_PMU_RST0_DTEMP0_MASK 0x8000 -#define GC_PMU_RST0_DTEMP0_SIZE 0x1 -#define GC_PMU_RST0_DTEMP0_DEFAULT 0x0 -#define GC_PMU_RST0_DTEMP0_OFFSET 0xc4 -#define GC_PMU_RST0_DTRNG0_LSB 0x10 -#define GC_PMU_RST0_DTRNG0_MASK 0x10000 -#define GC_PMU_RST0_DTRNG0_SIZE 0x1 -#define GC_PMU_RST0_DTRNG0_DEFAULT 0x0 -#define GC_PMU_RST0_DTRNG0_OFFSET 0xc4 -#define GC_PMU_RST0_DXO0_LSB 0x11 -#define GC_PMU_RST0_DXO0_MASK 0x20000 -#define GC_PMU_RST0_DXO0_SIZE 0x1 -#define GC_PMU_RST0_DXO0_DEFAULT 0x0 -#define GC_PMU_RST0_DXO0_OFFSET 0xc4 -#define GC_PMU_RST0_DWATCHDOG0_LSB 0x12 -#define GC_PMU_RST0_DWATCHDOG0_MASK 0x40000 +#define GC_PMU_RST0_DUSB0_OFFSET 0xcc +#define GC_PMU_RST0_DUART2_LSB 0xe +#define GC_PMU_RST0_DUART2_MASK 0x4000 +#define GC_PMU_RST0_DUART2_SIZE 0x1 +#define GC_PMU_RST0_DUART2_DEFAULT 0x0 +#define GC_PMU_RST0_DUART2_OFFSET 0xcc +#define GC_PMU_RST0_DWATCHDOG0_LSB 0xf +#define GC_PMU_RST0_DWATCHDOG0_MASK 0x8000 #define GC_PMU_RST0_DWATCHDOG0_SIZE 0x1 #define GC_PMU_RST0_DWATCHDOG0_DEFAULT 0x0 -#define GC_PMU_RST0_DWATCHDOG0_OFFSET 0xc4 -#define GC_PMU_RST0_DSHA0_LSB 0x13 -#define GC_PMU_RST0_DSHA0_MASK 0x80000 +#define GC_PMU_RST0_DWATCHDOG0_OFFSET 0xcc +#define GC_PMU_RST0_DSHA0_LSB 0x10 +#define GC_PMU_RST0_DSHA0_MASK 0x10000 #define GC_PMU_RST0_DSHA0_SIZE 0x1 #define GC_PMU_RST0_DSHA0_DEFAULT 0x0 -#define GC_PMU_RST0_DSHA0_OFFSET 0xc4 +#define GC_PMU_RST0_DSHA0_OFFSET 0xcc +#define GC_PMU_RST0_DGPIO1_LSB 0x11 +#define GC_PMU_RST0_DGPIO1_MASK 0x20000 +#define GC_PMU_RST0_DGPIO1_SIZE 0x1 +#define GC_PMU_RST0_DGPIO1_DEFAULT 0x0 +#define GC_PMU_RST0_DGPIO1_OFFSET 0xcc +#define GC_PMU_RST0_DMAU_LSB 0x12 +#define GC_PMU_RST0_DMAU_MASK 0x40000 +#define GC_PMU_RST0_DMAU_SIZE 0x1 +#define GC_PMU_RST0_DMAU_DEFAULT 0x0 +#define GC_PMU_RST0_DMAU_OFFSET 0xcc +#define GC_PMU_RST0_DTIMEHS1_LSB 0x13 +#define GC_PMU_RST0_DTIMEHS1_MASK 0x80000 +#define GC_PMU_RST0_DTIMEHS1_SIZE 0x1 +#define GC_PMU_RST0_DTIMEHS1_DEFAULT 0x0 +#define GC_PMU_RST0_DTIMEHS1_OFFSET 0xcc #define GC_PMU_RST0_DCAMO0_LSB 0x14 #define GC_PMU_RST0_DCAMO0_MASK 0x100000 #define GC_PMU_RST0_DCAMO0_SIZE 0x1 #define GC_PMU_RST0_DCAMO0_DEFAULT 0x0 -#define GC_PMU_RST0_DCAMO0_OFFSET 0xc4 +#define GC_PMU_RST0_DCAMO0_OFFSET 0xcc #define GC_PMU_RST0_DGPIO0_LSB 0x15 #define GC_PMU_RST0_DGPIO0_MASK 0x200000 #define GC_PMU_RST0_DGPIO0_SIZE 0x1 #define GC_PMU_RST0_DGPIO0_DEFAULT 0x0 -#define GC_PMU_RST0_DGPIO0_OFFSET 0xc4 -#define GC_PMU_RST0_DTIMEHS1_LSB 0x16 -#define GC_PMU_RST0_DTIMEHS1_MASK 0x400000 -#define GC_PMU_RST0_DTIMEHS1_SIZE 0x1 -#define GC_PMU_RST0_DTIMEHS1_DEFAULT 0x0 -#define GC_PMU_RST0_DTIMEHS1_OFFSET 0xc4 -#define GC_PMU_RST0_DPAU_LSB 0x17 -#define GC_PMU_RST0_DPAU_MASK 0x800000 +#define GC_PMU_RST0_DGPIO0_OFFSET 0xcc +#define GC_PMU_RST0_PERI0_LSB 0x16 +#define GC_PMU_RST0_PERI0_MASK 0x400000 +#define GC_PMU_RST0_PERI0_SIZE 0x1 +#define GC_PMU_RST0_PERI0_DEFAULT 0x0 +#define GC_PMU_RST0_PERI0_OFFSET 0xcc +#define GC_PMU_RST0_DSPI0_LSB 0x17 +#define GC_PMU_RST0_DSPI0_MASK 0x800000 +#define GC_PMU_RST0_DSPI0_SIZE 0x1 +#define GC_PMU_RST0_DSPI0_DEFAULT 0x0 +#define GC_PMU_RST0_DSPI0_OFFSET 0xcc +#define GC_PMU_RST0_DUSB0_USB_PHY_CLK_LSB 0x18 +#define GC_PMU_RST0_DUSB0_USB_PHY_CLK_MASK 0x1000000 +#define GC_PMU_RST0_DUSB0_USB_PHY_CLK_SIZE 0x1 +#define GC_PMU_RST0_DUSB0_USB_PHY_CLK_DEFAULT 0x0 +#define GC_PMU_RST0_DUSB0_USB_PHY_CLK_OFFSET 0xcc +#define GC_PMU_RST0_DTIMEHS0_LSB 0x19 +#define GC_PMU_RST0_DTIMEHS0_MASK 0x2000000 +#define GC_PMU_RST0_DTIMEHS0_SIZE 0x1 +#define GC_PMU_RST0_DTIMEHS0_DEFAULT 0x0 +#define GC_PMU_RST0_DTIMEHS0_OFFSET 0xcc +#define GC_PMU_RST0_DI2CS0_LSB 0x1a +#define GC_PMU_RST0_DI2CS0_MASK 0x4000000 +#define GC_PMU_RST0_DI2CS0_SIZE 0x1 +#define GC_PMU_RST0_DI2CS0_DEFAULT 0x0 +#define GC_PMU_RST0_DI2CS0_OFFSET 0xcc +#define GC_PMU_RST0_DAES1_LSB 0x1b +#define GC_PMU_RST0_DAES1_MASK 0x8000000 +#define GC_PMU_RST0_DAES1_SIZE 0x1 +#define GC_PMU_RST0_DAES1_DEFAULT 0x0 +#define GC_PMU_RST0_DAES1_OFFSET 0xcc +#define GC_PMU_RST0_DPAU_LSB 0x1c +#define GC_PMU_RST0_DPAU_MASK 0x10000000 #define GC_PMU_RST0_DPAU_SIZE 0x1 #define GC_PMU_RST0_DPAU_DEFAULT 0x0 -#define GC_PMU_RST0_DPAU_OFFSET 0xc4 -#define GC_PMU_RST0_DI2C1_LSB 0x18 -#define GC_PMU_RST0_DI2C1_MASK 0x1000000 +#define GC_PMU_RST0_DPAU_OFFSET 0xcc +#define GC_PMU_RST0_DI2C1_LSB 0x1d +#define GC_PMU_RST0_DI2C1_MASK 0x20000000 #define GC_PMU_RST0_DI2C1_SIZE 0x1 #define GC_PMU_RST0_DI2C1_DEFAULT 0x0 -#define GC_PMU_RST0_DI2C1_OFFSET 0xc4 -#define GC_PMU_RST0_DUART1_LSB 0x19 -#define GC_PMU_RST0_DUART1_MASK 0x2000000 +#define GC_PMU_RST0_DI2C1_OFFSET 0xcc +#define GC_PMU_RST0_DUART1_LSB 0x1e +#define GC_PMU_RST0_DUART1_MASK 0x40000000 #define GC_PMU_RST0_DUART1_SIZE 0x1 #define GC_PMU_RST0_DUART1_DEFAULT 0x0 -#define GC_PMU_RST0_DUART1_OFFSET 0xc4 -#define GC_PMU_RST0_DRBOX0_LSB 0x1a -#define GC_PMU_RST0_DRBOX0_MASK 0x4000000 +#define GC_PMU_RST0_DUART1_OFFSET 0xcc +#define GC_PMU_RST0_DRBOX0_LSB 0x1f +#define GC_PMU_RST0_DRBOX0_MASK 0x80000000 #define GC_PMU_RST0_DRBOX0_SIZE 0x1 #define GC_PMU_RST0_DRBOX0_DEFAULT 0x0 -#define GC_PMU_RST0_DRBOX0_OFFSET 0xc4 -#define GC_PMU_RST0_DRTC0_LSB 0x1b -#define GC_PMU_RST0_DRTC0_MASK 0x8000000 -#define GC_PMU_RST0_DRTC0_SIZE 0x1 -#define GC_PMU_RST0_DRTC0_DEFAULT 0x0 -#define GC_PMU_RST0_DRTC0_OFFSET 0xc4 -#define GC_PMU_RST0_PERI1_LSB 0x1c -#define GC_PMU_RST0_PERI1_MASK 0x10000000 -#define GC_PMU_RST0_PERI1_SIZE 0x1 -#define GC_PMU_RST0_PERI1_DEFAULT 0x0 -#define GC_PMU_RST0_PERI1_OFFSET 0xc4 -#define GC_PMU_RST0_DGPIO1_LSB 0x1d -#define GC_PMU_RST0_DGPIO1_MASK 0x20000000 -#define GC_PMU_RST0_DGPIO1_SIZE 0x1 -#define GC_PMU_RST0_DGPIO1_DEFAULT 0x0 -#define GC_PMU_RST0_DGPIO1_OFFSET 0xc4 -#define GC_PMU_RST0_DSPI0_LSB 0x1e -#define GC_PMU_RST0_DSPI0_MASK 0x40000000 -#define GC_PMU_RST0_DSPI0_SIZE 0x1 -#define GC_PMU_RST0_DSPI0_DEFAULT 0x0 -#define GC_PMU_RST0_DSPI0_OFFSET 0xc4 -#define GC_PMU_RST0_PERI0_LSB 0x1f -#define GC_PMU_RST0_PERI0_MASK 0x80000000 -#define GC_PMU_RST0_PERI0_SIZE 0x1 -#define GC_PMU_RST0_PERI0_DEFAULT 0x0 -#define GC_PMU_RST0_PERI0_OFFSET 0xc4 -#define GC_PMU_RST1_DUSB0_USB_PHY_CLK_LSB 0x0 -#define GC_PMU_RST1_DUSB0_USB_PHY_CLK_MASK 0x1 -#define GC_PMU_RST1_DUSB0_USB_PHY_CLK_SIZE 0x1 -#define GC_PMU_RST1_DUSB0_USB_PHY_CLK_DEFAULT 0x0 -#define GC_PMU_RST1_DUSB0_USB_PHY_CLK_OFFSET 0xc8 -#define GC_PMU_RST1_DMAU_LSB 0x1 -#define GC_PMU_RST1_DMAU_MASK 0x2 -#define GC_PMU_RST1_DMAU_SIZE 0x1 -#define GC_PMU_RST1_DMAU_DEFAULT 0x0 -#define GC_PMU_RST1_DMAU_OFFSET 0xc8 +#define GC_PMU_RST0_DRBOX0_OFFSET 0xcc +#define GC_PMU_RST1_DRTC0_LSB 0x0 +#define GC_PMU_RST1_DRTC0_MASK 0x1 +#define GC_PMU_RST1_DRTC0_SIZE 0x1 +#define GC_PMU_RST1_DRTC0_DEFAULT 0x0 +#define GC_PMU_RST1_DRTC0_OFFSET 0xd0 +#define GC_PMU_RST1_PERI1_LSB 0x1 +#define GC_PMU_RST1_PERI1_MASK 0x2 +#define GC_PMU_RST1_PERI1_SIZE 0x1 +#define GC_PMU_RST1_PERI1_DEFAULT 0x0 +#define GC_PMU_RST1_PERI1_OFFSET 0xd0 #define GC_PMU_FUSE_CTRL_WRITE_LSB 0x0 #define GC_PMU_FUSE_CTRL_WRITE_MASK 0x1 #define GC_PMU_FUSE_CTRL_WRITE_SIZE 0x1 #define GC_PMU_FUSE_CTRL_WRITE_DEFAULT 0x0 -#define GC_PMU_FUSE_CTRL_WRITE_OFFSET 0xf0 +#define GC_PMU_FUSE_CTRL_WRITE_OFFSET 0xf8 #define GC_PMU_FUSE_WR_ID_PKG_LSB 0x0 #define GC_PMU_FUSE_WR_ID_PKG_MASK 0x7 #define GC_PMU_FUSE_WR_ID_PKG_SIZE 0x3 #define GC_PMU_FUSE_WR_ID_PKG_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_ID_PKG_OFFSET 0xfc +#define GC_PMU_FUSE_WR_ID_PKG_OFFSET 0x104 #define GC_PMU_FUSE_WR_ID_BIN_LSB 0x3 #define GC_PMU_FUSE_WR_ID_BIN_MASK 0x38 #define GC_PMU_FUSE_WR_ID_BIN_SIZE 0x3 #define GC_PMU_FUSE_WR_ID_BIN_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_ID_BIN_OFFSET 0xfc +#define GC_PMU_FUSE_WR_ID_BIN_OFFSET 0x104 #define GC_PMU_FUSE_WR_RC_OSC_26MHZ_TRIM_LSB 0x0 #define GC_PMU_FUSE_WR_RC_OSC_26MHZ_TRIM_MASK 0xfffffff #define GC_PMU_FUSE_WR_RC_OSC_26MHZ_TRIM_SIZE 0x1c #define GC_PMU_FUSE_WR_RC_OSC_26MHZ_TRIM_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_RC_OSC_26MHZ_TRIM_OFFSET 0x100 +#define GC_PMU_FUSE_WR_RC_OSC_26MHZ_TRIM_OFFSET 0x108 #define GC_PMU_FUSE_WR_RC_OSC_26MHZ_EN_LSB 0x1c #define GC_PMU_FUSE_WR_RC_OSC_26MHZ_EN_MASK 0x10000000 #define GC_PMU_FUSE_WR_RC_OSC_26MHZ_EN_SIZE 0x1 #define GC_PMU_FUSE_WR_RC_OSC_26MHZ_EN_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_RC_OSC_26MHZ_EN_OFFSET 0x100 +#define GC_PMU_FUSE_WR_RC_OSC_26MHZ_EN_OFFSET 0x108 #define GC_PMU_FUSE_WR_RC_OSC_32KHZ_TRIM_LSB 0x0 #define GC_PMU_FUSE_WR_RC_OSC_32KHZ_TRIM_MASK 0xff #define GC_PMU_FUSE_WR_RC_OSC_32KHZ_TRIM_SIZE 0x8 #define GC_PMU_FUSE_WR_RC_OSC_32KHZ_TRIM_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_RC_OSC_32KHZ_TRIM_OFFSET 0x104 +#define GC_PMU_FUSE_WR_RC_OSC_32KHZ_TRIM_OFFSET 0x10c #define GC_PMU_FUSE_WR_RC_OSC_32KHZ_EN_LSB 0x8 #define GC_PMU_FUSE_WR_RC_OSC_32KHZ_EN_MASK 0x100 #define GC_PMU_FUSE_WR_RC_OSC_32KHZ_EN_SIZE 0x1 #define GC_PMU_FUSE_WR_RC_OSC_32KHZ_EN_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_RC_OSC_32KHZ_EN_OFFSET 0x104 +#define GC_PMU_FUSE_WR_RC_OSC_32KHZ_EN_OFFSET 0x10c #define GC_PMU_FUSE_WR_XTL_OSC_26MHZ_TRIM_LSB 0x0 #define GC_PMU_FUSE_WR_XTL_OSC_26MHZ_TRIM_MASK 0xf #define GC_PMU_FUSE_WR_XTL_OSC_26MHZ_TRIM_SIZE 0x4 #define GC_PMU_FUSE_WR_XTL_OSC_26MHZ_TRIM_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_XTL_OSC_26MHZ_TRIM_OFFSET 0x108 +#define GC_PMU_FUSE_WR_XTL_OSC_26MHZ_TRIM_OFFSET 0x110 #define GC_PMU_FUSE_WR_XTL_OSC_26MHZ_EN_LSB 0x4 #define GC_PMU_FUSE_WR_XTL_OSC_26MHZ_EN_MASK 0x10 #define GC_PMU_FUSE_WR_XTL_OSC_26MHZ_EN_SIZE 0x1 #define GC_PMU_FUSE_WR_XTL_OSC_26MHZ_EN_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_XTL_OSC_26MHZ_EN_OFFSET 0x108 +#define GC_PMU_FUSE_WR_XTL_OSC_26MHZ_EN_OFFSET 0x110 #define GC_PMU_FUSE_WR_LOCK_TESTMODE_LSB 0x0 #define GC_PMU_FUSE_WR_LOCK_TESTMODE_MASK 0x1 #define GC_PMU_FUSE_WR_LOCK_TESTMODE_SIZE 0x1 #define GC_PMU_FUSE_WR_LOCK_TESTMODE_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_LOCK_TESTMODE_OFFSET 0x10c +#define GC_PMU_FUSE_WR_LOCK_TESTMODE_OFFSET 0x114 #define GC_PMU_FUSE_WR_LOCK_DAP_LSB 0x1 #define GC_PMU_FUSE_WR_LOCK_DAP_MASK 0x2 #define GC_PMU_FUSE_WR_LOCK_DAP_SIZE 0x1 #define GC_PMU_FUSE_WR_LOCK_DAP_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_LOCK_DAP_OFFSET 0x10c +#define GC_PMU_FUSE_WR_LOCK_DAP_OFFSET 0x114 #define GC_PMU_FUSE_WR_LOCK_FUSE_LSB 0x2 #define GC_PMU_FUSE_WR_LOCK_FUSE_MASK 0x4 #define GC_PMU_FUSE_WR_LOCK_FUSE_SIZE 0x1 #define GC_PMU_FUSE_WR_LOCK_FUSE_DEFAULT 0x0 -#define GC_PMU_FUSE_WR_LOCK_FUSE_OFFSET 0x10c +#define GC_PMU_FUSE_WR_LOCK_FUSE_OFFSET 0x114 #define GC_PMU_FUSE_RD_ID_PKG_LSB 0x0 #define GC_PMU_FUSE_RD_ID_PKG_MASK 0x7 #define GC_PMU_FUSE_RD_ID_PKG_SIZE 0x3 #define GC_PMU_FUSE_RD_ID_PKG_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_ID_PKG_OFFSET 0x12c +#define GC_PMU_FUSE_RD_ID_PKG_OFFSET 0x134 #define GC_PMU_FUSE_RD_ID_BIN_LSB 0x3 #define GC_PMU_FUSE_RD_ID_BIN_MASK 0x38 #define GC_PMU_FUSE_RD_ID_BIN_SIZE 0x3 #define GC_PMU_FUSE_RD_ID_BIN_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_ID_BIN_OFFSET 0x12c +#define GC_PMU_FUSE_RD_ID_BIN_OFFSET 0x134 #define GC_PMU_FUSE_RD_RC_OSC_26MHZ_TRIM_LSB 0x0 #define GC_PMU_FUSE_RD_RC_OSC_26MHZ_TRIM_MASK 0xfffffff #define GC_PMU_FUSE_RD_RC_OSC_26MHZ_TRIM_SIZE 0x1c #define GC_PMU_FUSE_RD_RC_OSC_26MHZ_TRIM_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_RC_OSC_26MHZ_TRIM_OFFSET 0x130 +#define GC_PMU_FUSE_RD_RC_OSC_26MHZ_TRIM_OFFSET 0x138 #define GC_PMU_FUSE_RD_RC_OSC_26MHZ_EN_LSB 0x1c #define GC_PMU_FUSE_RD_RC_OSC_26MHZ_EN_MASK 0x10000000 #define GC_PMU_FUSE_RD_RC_OSC_26MHZ_EN_SIZE 0x1 #define GC_PMU_FUSE_RD_RC_OSC_26MHZ_EN_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_RC_OSC_26MHZ_EN_OFFSET 0x130 +#define GC_PMU_FUSE_RD_RC_OSC_26MHZ_EN_OFFSET 0x138 #define GC_PMU_FUSE_RD_RC_OSC_32KHZ_TRIM_LSB 0x0 #define GC_PMU_FUSE_RD_RC_OSC_32KHZ_TRIM_MASK 0xff #define GC_PMU_FUSE_RD_RC_OSC_32KHZ_TRIM_SIZE 0x8 #define GC_PMU_FUSE_RD_RC_OSC_32KHZ_TRIM_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_RC_OSC_32KHZ_TRIM_OFFSET 0x134 +#define GC_PMU_FUSE_RD_RC_OSC_32KHZ_TRIM_OFFSET 0x13c #define GC_PMU_FUSE_RD_RC_OSC_32KHZ_EN_LSB 0x8 #define GC_PMU_FUSE_RD_RC_OSC_32KHZ_EN_MASK 0x100 #define GC_PMU_FUSE_RD_RC_OSC_32KHZ_EN_SIZE 0x1 #define GC_PMU_FUSE_RD_RC_OSC_32KHZ_EN_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_RC_OSC_32KHZ_EN_OFFSET 0x134 +#define GC_PMU_FUSE_RD_RC_OSC_32KHZ_EN_OFFSET 0x13c #define GC_PMU_FUSE_RD_XTL_OSC_26MHZ_TRIM_LSB 0x0 #define GC_PMU_FUSE_RD_XTL_OSC_26MHZ_TRIM_MASK 0xf #define GC_PMU_FUSE_RD_XTL_OSC_26MHZ_TRIM_SIZE 0x4 #define GC_PMU_FUSE_RD_XTL_OSC_26MHZ_TRIM_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_XTL_OSC_26MHZ_TRIM_OFFSET 0x138 +#define GC_PMU_FUSE_RD_XTL_OSC_26MHZ_TRIM_OFFSET 0x140 #define GC_PMU_FUSE_RD_XTL_OSC_26MHZ_EN_LSB 0x4 #define GC_PMU_FUSE_RD_XTL_OSC_26MHZ_EN_MASK 0x10 #define GC_PMU_FUSE_RD_XTL_OSC_26MHZ_EN_SIZE 0x1 #define GC_PMU_FUSE_RD_XTL_OSC_26MHZ_EN_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_XTL_OSC_26MHZ_EN_OFFSET 0x138 +#define GC_PMU_FUSE_RD_XTL_OSC_26MHZ_EN_OFFSET 0x140 #define GC_PMU_FUSE_RD_LOCK_TESTMODE_LSB 0x0 #define GC_PMU_FUSE_RD_LOCK_TESTMODE_MASK 0x1 #define GC_PMU_FUSE_RD_LOCK_TESTMODE_SIZE 0x1 #define GC_PMU_FUSE_RD_LOCK_TESTMODE_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_LOCK_TESTMODE_OFFSET 0x13c +#define GC_PMU_FUSE_RD_LOCK_TESTMODE_OFFSET 0x144 #define GC_PMU_FUSE_RD_LOCK_DAP_LSB 0x1 #define GC_PMU_FUSE_RD_LOCK_DAP_MASK 0x2 #define GC_PMU_FUSE_RD_LOCK_DAP_SIZE 0x1 #define GC_PMU_FUSE_RD_LOCK_DAP_DEFAULT 0x1 -#define GC_PMU_FUSE_RD_LOCK_DAP_OFFSET 0x13c +#define GC_PMU_FUSE_RD_LOCK_DAP_OFFSET 0x144 #define GC_PMU_FUSE_RD_LOCK_FUSE_LSB 0x2 #define GC_PMU_FUSE_RD_LOCK_FUSE_MASK 0x4 #define GC_PMU_FUSE_RD_LOCK_FUSE_SIZE 0x1 #define GC_PMU_FUSE_RD_LOCK_FUSE_DEFAULT 0x0 -#define GC_PMU_FUSE_RD_LOCK_FUSE_OFFSET 0x13c +#define GC_PMU_FUSE_RD_LOCK_FUSE_OFFSET 0x144 #define GC_PMU_FUSE_TIMING_WRITE_LSB 0x0 #define GC_PMU_FUSE_TIMING_WRITE_MASK 0xffff #define GC_PMU_FUSE_TIMING_WRITE_SIZE 0x10 #define GC_PMU_FUSE_TIMING_WRITE_DEFAULT 0x7d -#define GC_PMU_FUSE_TIMING_WRITE_OFFSET 0x154 +#define GC_PMU_FUSE_TIMING_WRITE_OFFSET 0x15c #define GC_PMU_FUSE_TIMING_READ_LSB 0x10 #define GC_PMU_FUSE_TIMING_READ_MASK 0xffff0000 #define GC_PMU_FUSE_TIMING_READ_SIZE 0x10 #define GC_PMU_FUSE_TIMING_READ_DEFAULT 0x8 -#define GC_PMU_FUSE_TIMING_READ_OFFSET 0x154 +#define GC_PMU_FUSE_TIMING_READ_OFFSET 0x15c #define GC_PMU_FUSE_OVRD_CSB_LSB 0x0 #define GC_PMU_FUSE_OVRD_CSB_MASK 0x1 #define GC_PMU_FUSE_OVRD_CSB_SIZE 0x1 #define GC_PMU_FUSE_OVRD_CSB_DEFAULT 0x1 -#define GC_PMU_FUSE_OVRD_CSB_OFFSET 0x15c +#define GC_PMU_FUSE_OVRD_CSB_OFFSET 0x164 #define GC_PMU_FUSE_OVRD_PGM_LSB 0x1 #define GC_PMU_FUSE_OVRD_PGM_MASK 0x2 #define GC_PMU_FUSE_OVRD_PGM_SIZE 0x1 #define GC_PMU_FUSE_OVRD_PGM_DEFAULT 0x0 -#define GC_PMU_FUSE_OVRD_PGM_OFFSET 0x15c +#define GC_PMU_FUSE_OVRD_PGM_OFFSET 0x164 #define GC_PMU_FUSE_OVRD_SCK_LSB 0x2 #define GC_PMU_FUSE_OVRD_SCK_MASK 0x4 #define GC_PMU_FUSE_OVRD_SCK_SIZE 0x1 #define GC_PMU_FUSE_OVRD_SCK_DEFAULT 0x0 -#define GC_PMU_FUSE_OVRD_SCK_OFFSET 0x15c +#define GC_PMU_FUSE_OVRD_SCK_OFFSET 0x164 #define GC_PMU_FUSE_DBG_STATE_LSB 0x0 #define GC_PMU_FUSE_DBG_STATE_MASK 0xf #define GC_PMU_FUSE_DBG_STATE_SIZE 0x4 #define GC_PMU_FUSE_DBG_STATE_DEFAULT 0x0 -#define GC_PMU_FUSE_DBG_STATE_OFFSET 0x160 +#define GC_PMU_FUSE_DBG_STATE_OFFSET 0x168 #define GC_PMU_FUSE_DBG_IDLE_LSB 0x4 #define GC_PMU_FUSE_DBG_IDLE_MASK 0x10 #define GC_PMU_FUSE_DBG_IDLE_SIZE 0x1 #define GC_PMU_FUSE_DBG_IDLE_DEFAULT 0x0 -#define GC_PMU_FUSE_DBG_IDLE_OFFSET 0x160 +#define GC_PMU_FUSE_DBG_IDLE_OFFSET 0x168 #define GC_PMU_ICTRL_SLEEP_LSB 0x0 #define GC_PMU_ICTRL_SLEEP_MASK 0x1 #define GC_PMU_ICTRL_SLEEP_SIZE 0x1 #define GC_PMU_ICTRL_SLEEP_DEFAULT 0x0 -#define GC_PMU_ICTRL_SLEEP_OFFSET 0x164 +#define GC_PMU_ICTRL_SLEEP_OFFSET 0x16c #define GC_PMU_ISTAT_SLEEP_LSB 0x0 #define GC_PMU_ISTAT_SLEEP_MASK 0x1 #define GC_PMU_ISTAT_SLEEP_SIZE 0x1 #define GC_PMU_ISTAT_SLEEP_DEFAULT 0x0 -#define GC_PMU_ISTAT_SLEEP_OFFSET 0x168 +#define GC_PMU_ISTAT_SLEEP_OFFSET 0x170 #define GC_PMU_ISTAT_HIBER_LSB 0x1 #define GC_PMU_ISTAT_HIBER_MASK 0x2 #define GC_PMU_ISTAT_HIBER_SIZE 0x1 #define GC_PMU_ISTAT_HIBER_DEFAULT 0x0 -#define GC_PMU_ISTAT_HIBER_OFFSET 0x168 +#define GC_PMU_ISTAT_HIBER_OFFSET 0x170 #define GC_PMU_ISTAT_PWRDN_LSB 0x2 #define GC_PMU_ISTAT_PWRDN_MASK 0x4 #define GC_PMU_ISTAT_PWRDN_SIZE 0x1 #define GC_PMU_ISTAT_PWRDN_DEFAULT 0x0 -#define GC_PMU_ISTAT_PWRDN_OFFSET 0x168 +#define GC_PMU_ISTAT_PWRDN_OFFSET 0x170 #define GC_PMU_ANTEST_TOP_CTRL_ATEST_PAD_ENB_LSB 0x0 #define GC_PMU_ANTEST_TOP_CTRL_ATEST_PAD_ENB_MASK 0x1 #define GC_PMU_ANTEST_TOP_CTRL_ATEST_PAD_ENB_SIZE 0x1 @@ -9239,13 +9267,13 @@ #define GC_PMU_VERSION_CHANGE_LSB 0x0 #define GC_PMU_VERSION_CHANGE_MASK 0xffffff #define GC_PMU_VERSION_CHANGE_SIZE 0x18 -#define GC_PMU_VERSION_CHANGE_DEFAULT 0xbccd -#define GC_PMU_VERSION_CHANGE_OFFSET 0x1fffc +#define GC_PMU_VERSION_CHANGE_DEFAULT 0xc034 +#define GC_PMU_VERSION_CHANGE_OFFSET 0x20000 #define GC_PMU_VERSION_REVISION_LSB 0x18 #define GC_PMU_VERSION_REVISION_MASK 0xff000000 #define GC_PMU_VERSION_REVISION_SIZE 0x8 -#define GC_PMU_VERSION_REVISION_DEFAULT 0xc -#define GC_PMU_VERSION_REVISION_OFFSET 0x1fffc +#define GC_PMU_VERSION_REVISION_DEFAULT 0xd +#define GC_PMU_VERSION_REVISION_OFFSET 0x20000 #define GC_RBOX_VERSION_CHANGE_LSB 0x0 #define GC_RBOX_VERSION_CHANGE_MASK 0xffffff #define GC_RBOX_VERSION_CHANGE_SIZE 0x18 @@ -10134,12 +10162,12 @@ #define GC_TEMP_VERSION_CHANGE_LSB 0x0 #define GC_TEMP_VERSION_CHANGE_MASK 0xffffff #define GC_TEMP_VERSION_CHANGE_SIZE 0x18 -#define GC_TEMP_VERSION_CHANGE_DEFAULT 0xbe76 +#define GC_TEMP_VERSION_CHANGE_DEFAULT 0xbfd4 #define GC_TEMP_VERSION_CHANGE_OFFSET 0x0 #define GC_TEMP_VERSION_REVISION_LSB 0x18 #define GC_TEMP_VERSION_REVISION_MASK 0xff000000 #define GC_TEMP_VERSION_REVISION_SIZE 0x8 -#define GC_TEMP_VERSION_REVISION_DEFAULT 0xb +#define GC_TEMP_VERSION_REVISION_DEFAULT 0xc #define GC_TEMP_VERSION_REVISION_OFFSET 0x0 #define GC_TEMP_ADC_INT_ENABLE_ADC_ICLKDV_LSB 0x0 #define GC_TEMP_ADC_INT_ENABLE_ADC_ICLKDV_MASK 0x1 diff --git a/chip/g/hwtimer.c b/chip/g/hwtimer.c index 7dacdf75f7..974a3ff754 100644 --- a/chip/g/hwtimer.c +++ b/chip/g/hwtimer.c @@ -58,7 +58,7 @@ static void update_prescaler(void) * just hard-coding it. We're also assuming the clock rate is an * integer multiple of MHz. */ - clock_mul_factor = 26; /* NOTE: prototype board */ + clock_mul_factor = 30; /* NOTE: prototype board */ clock_div_factor = 0xffffffff / clock_mul_factor; } DECLARE_HOOK(HOOK_FREQ_CHANGE, update_prescaler, HOOK_PRIO_DEFAULT); diff --git a/chip/g/uart.c b/chip/g/uart.c index 238521efe9..639c3d7b50 100644 --- a/chip/g/uart.c +++ b/chip/g/uart.c @@ -124,7 +124,7 @@ void uart_ec_rx_interrupt(void) DECLARE_IRQ(GC_IRQNUM_UART0_RXINT, uart_ec_rx_interrupt, 1); /* Constants for setting baud rate */ -#define PCLK_FREQ 26000000 +#define PCLK_FREQ 30000000 #define DEFAULT_UART_FREQ 1000000 #define UART_NCO_WIDTH 16 |