diff options
Diffstat (limited to 'chip/it83xx/registers.h')
| -rw-r--r-- | chip/it83xx/registers.h | 40 |
1 files changed, 38 insertions, 2 deletions
diff --git a/chip/it83xx/registers.h b/chip/it83xx/registers.h index dda81ef09f..c7d4e58c0b 100644 --- a/chip/it83xx/registers.h +++ b/chip/it83xx/registers.h @@ -144,7 +144,9 @@ #define IT83XX_IRQ_EXT_TIMER5 157 #define IT83XX_IRQ_EXT_TIMER6 158 #define IT83XX_IRQ_EXT_TIMER7 159 -#define IT83XX_IRQ_COUNT 160 +#define IT83XX_IRQ_PECI 160 +#define IT83XX_IRQ_SOFTWARE 161 +#define IT83XX_IRQ_COUNT 162 /* IRQ dispatching to CPU INT vectors */ #define IT83XX_CPU_INT_IRQ_1 2 @@ -287,6 +289,8 @@ #define IT83XX_CPU_INT_IRQ_157 3 #define IT83XX_CPU_INT_IRQ_158 3 #define IT83XX_CPU_INT_IRQ_159 3 +#define IT83XX_CPU_INT_IRQ_160 12 +#define IT83XX_CPU_INT_IRQ_161 12 /* "Fake" IRQ to declare in readable fashion all WKO IRQ routed to INT#2 */ #define CPU_INT_2_ALL_GPIOS 255 @@ -298,6 +302,9 @@ #define CPU_INT_GROUP_4 252 #define IT83XX_CPU_INT_IRQ_252 4 +#define CPU_INT_GROUP_12 253 +#define IT83XX_CPU_INT_IRQ_253 12 + #define CPU_INT(irq) CONCAT2(IT83XX_CPU_INT_IRQ_, irq) /* --- INTC --- */ @@ -327,6 +334,7 @@ #define IT83XX_INTC_IER17 REG8(IT83XX_INTC_BASE+0x49) #define IT83XX_INTC_IER18 REG8(IT83XX_INTC_BASE+0x4d) #define IT83XX_INTC_IER19 REG8(IT83XX_INTC_BASE+0x51) +#define IT83XX_INTC_IER20 REG8(IT83XX_INTC_BASE+0x55) #define IT83XX_INTC_ISR0 REG8(IT83XX_INTC_BASE+0x00) #define IT83XX_INTC_ISR1 REG8(IT83XX_INTC_BASE+0x01) @@ -348,6 +356,7 @@ #define IT83XX_INTC_ISR17 REG8(IT83XX_INTC_BASE+0x48) #define IT83XX_INTC_ISR18 REG8(IT83XX_INTC_BASE+0x4c) #define IT83XX_INTC_ISR19 REG8(IT83XX_INTC_BASE+0x50) +#define IT83XX_INTC_ISR20 REG8(IT83XX_INTC_BASE+0x54) #define IT83XX_INTC_EXT_IER0 REG8(IT83XX_INTC_BASE+0x60) #define IT83XX_INTC_EXT_IER1 REG8(IT83XX_INTC_BASE+0x61) @@ -369,6 +378,7 @@ #define IT83XX_INTC_EXT_IER17 REG8(IT83XX_INTC_BASE+0x71) #define IT83XX_INTC_EXT_IER18 REG8(IT83XX_INTC_BASE+0x72) #define IT83XX_INTC_EXT_IER19 REG8(IT83XX_INTC_BASE+0x73) +#define IT83XX_INTC_EXT_IER20 REG8(IT83XX_INTC_BASE+0x74) #define IT83XX_INTC_EXT_IER_OFF(n) (0x60 + (n)) @@ -456,6 +466,13 @@ #define IT83XX_GPIO_GPCRA7 REG8(IT83XX_GPIO_BASE+0x17) #define IT83XX_GPIO_GPCRF0 REG8(IT83XX_GPIO_BASE+0x38) +#define IT83XX_GPIO_GPCRF1 REG8(IT83XX_GPIO_BASE+0x39) +#define IT83XX_GPIO_GPCRF2 REG8(IT83XX_GPIO_BASE+0x3A) +#define IT83XX_GPIO_GPCRF3 REG8(IT83XX_GPIO_BASE+0x3B) +#define IT83XX_GPIO_GPCRF4 REG8(IT83XX_GPIO_BASE+0x3C) +#define IT83XX_GPIO_GPCRF5 REG8(IT83XX_GPIO_BASE+0x3D) +#define IT83XX_GPIO_GPCRF6 REG8(IT83XX_GPIO_BASE+0x3E) +#define IT83XX_GPIO_GPCRF7 REG8(IT83XX_GPIO_BASE+0x3F) #define IT83XX_GPIO_GPCRI0 REG8(IT83XX_GPIO_BASE+0x50) #define IT83XX_GPIO_GPCRI1 REG8(IT83XX_GPIO_BASE+0x51) @@ -574,6 +591,7 @@ enum clock_gate_offsets { #define IT83XX_GCTRL_WNCKR REG8(IT83XX_GCTRL_BASE+0x0B) #define IT83XX_GCTRL_RSTS REG8(IT83XX_GCTRL_BASE+0x06) #define IT83XX_GCTRL_BADRSEL REG8(IT83XX_GCTRL_BASE+0x0A) +#define IT83XX_GCTRL_RSTC4 REG8(IT83XX_GCTRL_BASE+0x11) #define IT83XX_GCTRL_MCCR2 REG8(IT83XX_GCTRL_BASE+0x44) /* --- Pulse Width Modulation (PWM) --- */ @@ -809,6 +827,25 @@ REG8(IT83XX_PMC_BASE + (ch > LPC_PM2 ? 3 : 6) + (ch << 4)) #define IT83XX_SSPI_SPISTS REG8(IT83XX_SSPI_BASE+0x03) #define IT83XX_SSPI_SPICTRL3 REG8(IT83XX_SSPI_BASE+0x04) +/* Platform Environment Control Interface (PECI) */ +#define IT83XX_PECI_BASE 0x00F02C00 + +#define IT83XX_PECI_HOSTAR REG8(IT83XX_PECI_BASE+0x00) +#define IT83XX_PECI_HOCTLR REG8(IT83XX_PECI_BASE+0x01) +#define IT83XX_PECI_HOCMDR REG8(IT83XX_PECI_BASE+0x02) +#define IT83XX_PECI_HOTRADDR REG8(IT83XX_PECI_BASE+0x03) +#define IT83XX_PECI_HOWRLR REG8(IT83XX_PECI_BASE+0x04) +#define IT83XX_PECI_HORDLR REG8(IT83XX_PECI_BASE+0x05) +#define IT83XX_PECI_HOWRDR REG8(IT83XX_PECI_BASE+0x06) +#define IT83XX_PECI_HORDDR REG8(IT83XX_PECI_BASE+0x07) +#define IT83XX_PECI_HOCTL2R REG8(IT83XX_PECI_BASE+0x08) +#define IT83XX_PECI_RWFCSV REG8(IT83XX_PECI_BASE+0x09) +#define IT83XX_PECI_RRFCSV REG8(IT83XX_PECI_BASE+0x0A) +#define IT83XX_PECI_WFCSV REG8(IT83XX_PECI_BASE+0x0B) +#define IT83XX_PECI_RFCSV REG8(IT83XX_PECI_BASE+0x0C) +#define IT83XX_PECI_AWFCSV REG8(IT83XX_PECI_BASE+0x0D) +#define IT83XX_PECI_PADCTLR REG8(IT83XX_PECI_BASE+0x0E) + /* --- MISC (not implemented yet) --- */ #define IT83XX_PS2_BASE 0x00F01700 @@ -820,7 +857,6 @@ REG8(IT83XX_PMC_BASE + (ch > LPC_PM2 ? 3 : 6) + (ch << 4)) #define IT83XX_CIR_BASE 0x00F02300 #define IT83XX_DBGR_BASE 0x00F02500 #define IT83XX_OW_BASE 0x00F02A00 -#define IT83XX_PECI_BASE 0x00F02C00 #define IT83XX_I2C_BASE 0x00F02D00 #define IT83XX_CEC_BASE 0x00F02E00 #define IT83XX_USB_BASE 0x00F02F00 |