summaryrefslogtreecommitdiff
path: root/travis/test/lar_lsl.asm
blob: 58f5e13ac988bae5caa1fe50bd925ddb69114159 (plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
; LAR/LSL
;---------

; 1x ; = invalid due to lack of REX
; 3x ; = invalid due to Mw

%macro m 1

  bits 16

	%1  ax, ax
	%1  ax,eax
;	%1  ax,rax

	%1 eax, ax
	%1 eax,eax
;	%1 eax,rax

;	%1 rax, ax
;	%1 rax,eax
;	%1 rax,rax

	%1  ax,      [0]
	%1  ax, word [0]
;;;	%1  ax,dword [0]
;	%1  ax,qword [0]

	%1 eax,      [0]
	%1 eax, word [0]
;;;	%1 eax,dword [0]
;	%1 eax,qword [0]

;	%1 rax,      [0]
;	%1 rax, word [0]
;	%1 rax,dword [0]
;	%1 rax,qword [0]

  bits 32

	%1  ax, ax
	%1  ax,eax
;	%1  ax,rax

	%1 eax, ax
	%1 eax,eax
;	%1 eax,rax

;	%1 rax, ax
;	%1 rax,eax
;	%1 rax,rax

	%1  ax,      [0]
	%1  ax, word [0]
;;;	%1  ax,dword [0]
;	%1  ax,qword [0]

	%1 eax,      [0]
	%1 eax, word [0]
;;;	%1 eax,dword [0]
;	%1 eax,qword [0]

;	%1 rax,      [0]
;	%1 rax, word [0]
;	%1 rax,dword [0]
;	%1 rax,qword [0]

  bits 64

	%1  ax, ax
	%1  ax,eax
	%1  ax,rax	; $TODO: shouldn't emit REX.W $

	%1 eax, ax
	%1 eax,eax
	%1 eax,rax	; $TODO: shouldn't emit REX.W $

	%1 rax, ax
	%1 rax,eax
	%1 rax,rax

	%1  ax,      [0]
	%1  ax, word [0]
;;;	%1  ax,dword [0]
;;;	%1  ax,qword [0]

	%1 eax,      [0]
	%1 eax, word [0]
;;;	%1 eax,dword [0]
;;;	%1 eax,qword [0]

	%1 rax,      [0]
	%1 rax, word [0]
;;;	%1 rax,dword [0]
;;;	%1 rax,qword [0]

%endmacro

m lar

m lsl

bits 16
lar ax,[ si]
lar ax,[esi]
bits 32
lar ax,[ si]
lar ax,[esi]
bits 64
lar ax,[esi]
lar ax,[rsi]

bits 16
lsl ax,[ si]
lsl ax,[esi]
bits 32
lsl ax,[ si]
lsl ax,[esi]
bits 64
lar ax,[esi]
lsl ax,[rsi]

; EOF